Патент ссср 419945

 

О Il И С А Н И Е (щ 4)9945

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 05.06.72 (21) 1791681 18-24 с присоединением заявки (32) Приоритет

Опубликовано 15.03.74. Бюллетень № 10

Дата опубликования описания 02.09.74 (51) М. Кл. G 08с 17/00

Государственный комитет.

Совета Мнннстров СССР по делам изобретений и отнрытнй (53) УДК 621.398.08 (088.8) (72) Авторы изобретения

А. Г. Дормидонтов, С, П. Осипов и В. А. Скрипко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕИЗМЕРЕНИЙ

Устройство относится к технике преобразования электрических сигналов и может быть использовано в системах адаптивной телеметрии.

Известно транзитное автоматическое буферное запоминающее устройство, состоящее из регистров параллельного действия, соединенных последовательно.

Каждый регистр в таком запоминающем устройстве снабжен ячейкой управления перезаписью, которая обеспечивает автоматическое продвижение информации между регистрами в параллельном коде. Такое буферное запоминающее устройство можно использовать в телеметрических системах, в электронных вычислительных машинах и т. д.

В этих систамах оно должно обеспечивать согласование входа передатчика телеметрической системы с выходом системы измерений, а в ЭВМ вЂ” согласование между выходом электронной вычислительной машины и входом регистрирующей аппаратуры.

В телеметрической системе на выходе передатчика информация должна быть представлена в виде последовательного цифрового кода, поэтому выходной регистр запоминающего устройства преобразует параллельный код в последовательный. А это в значительной степени снимает возможности запоминающего устройства, так как невысокая скорость передачи информации может привести к переполнению буферного запоминающего устройства.

Предлагаемое устройство предназначено

5 для повышения скорости передачи информации.

На чертеже представлена блок-схема описываемого устройства.

Оно содержит регистры 1 значищих раз10 рядов, ячейки признака слова 2, ячейки управления перезаписью 3, объединенные в буферный запоминающий блок, ячейку контроля 4, регистр сдвига 5, коммутатор 6, преобразователь 7 кода, модулятор 8 и выходные регист15 ры 9.

Значащие разряды каждого регистра 1 параллельногс действия соединены последова-. тельно и обеспечивают параллельное продвижение числа между регистрами.

20 Ячейки признака 2 и ячейки управления перезаписью 3 предназначены для обеспечения автоматического продвижения чисел между регистрами, если последующие регистры свобод ы и для прекращения продвижения инфор25 мации в том случае, когда следующий регистр уже заполнен, т. е. занят другим числом.

Ячейка контроля 4 предназначена для контроля состояния выходных регистров. Она может представлять ячейку логического сложе50 ния «ИЛИ». Ее входы соединены с единич419945

Э ными выходами ячеек признака слова 2 всех выходных регистров, а выход — с управляющими входами регистра сдвига 5, ко. . мутатора 6 и преобразователя 7. Если на все входы ячейки контроля 4 приходит код «1», который сигнализирует î том, что все выходные регистры 9 заполнены информацией, то на ее выходе формируется управляющая команда, Регистр сдвига 5 предназпзчеп для формирования сетки считывающих импульсов, обеспечивающих снятие информации с выходных регистров. Он имеет столько выходов, сколько разрядов имеется в передаваемом слове, т. е. в регистре значащих разрядов и в ячсй«с признака слова 2.

Каждый его выход соединен со считывающими входами одноименных разрядов всех выходных регистров 9.

Коммутатор 6 предназначен для коммутации цепей выходных регистров 9 при последовательном продвижении информации между регистрами в период заполнения выходных регистров 9, а также для их «оммутации на вход преобразователя 7 при считывании информации из выходных регистрсв 9 после их запоминания.

Преобразователь 7 предназначен для преобразования цифрового кода в сменнокачественный код. его входы соединены с выходами коммутатора 6, а выходы — со входами модулчтора 8.

Принцип его работы можно пояснить на примере.

Допустим, что в буферном запоминающем блоке имеется четыре выходных регистра. Тогда в каждом такте считывания па вход преобразователя 7 через коммутатор 6 поступает четырехразрядный код. В преобразователе 7 он перекодируется, и па вход модулятора 8 поступают соответствующие поднесущие частоты, которые модулируют несущую частоту

Таким образом, вместо того, чтобы передавать четыре раза с 1-го по и-ый разряд каждое слово, осущесзвляется — îëüêî одна передача такой группы слов, при этом производится повторное кодирование четырехразрядпых посылок.

Выходные регистры 9 предназначены для последовательного продвижения информации, точно также как и основные регистры буферного запоминающего устройства, а также для одновременной передачи одноименных разрядов всех выходных регистров в преобразователь 7 через коммутатор 6 при считывании информации.

С этой целью они имеют те же связи, что и регистры основной группы и кроме этого дополнительные считывающие входы, запаралеленные между одноименными разрядами всех выходных регистров 9, которые соединены с выходами регистра сдвига 5. Между собой регистры 9 соединены последовательно через комм утатор 6.

При подаче на вход буферного запоминающего блока слова, состоящего из значащих

50 разрядов и его признака. заполняются разряды и ячейка во входном регистре. Ячейка 3 анализирует состояние своего и следующего регистра. Если свой заполнен, а следующий свободен, то она формирует считывающий сигнал, который переписывает данное слово в следующий регистр. Слова автоматически продвигаются от входа к выходу запоминающего устройства. Они заполняют все выходные регистры. Как только выходные регистры

9 будут заполнены, ячейка контроля 4 формирует управляющую команду.

Эта команда поступает на вход преобразователя 7 и готовит его и модулятор к работе; на вход коммутатора 6 и отключает последовательное соединение выходных регистров 9 между собой, а подключает их к выходам коммутатора 6, включенных па вход преобразователя 7; на вход регистра сдвига 5 и запускает его.

Тактовые импульсы, поступающие на вход регистра сдвига 5, последовательно поступают на его выходы, соединенные с соответствующими входами разрядов выходных регистров 9.

При этом через коммутатор 6 на вход преобразователя 7 поступают сигналы значения первых разрядов всех выходных регистров 9, затем значения вторых и т. д.

Эти числа поступают в преобразователь 7, который в соответствии с поступившим кодом пропускает в модулятор 8 соответствующие поднесущие частоты для модуляции несущей.

После передачи числа считывающий импульс с выхода регистра сдвига 5 поступает также и в ячейки признака слова 2. Из этого кода формируется признак окончания слова в информации, поступившей на выход.

После того. как информация из ячеек признака слова 2 списана, ячейка контроля 4 снимает управляющую команду с управляющих входов: пробразователя 7, и преобразователь изменит характер работы передатчика на излучение; коммутатора 6, и коммутатор отключит выходы выходных регистров 9 от преобразователя 7 и подключит их ко входам последовательно расположенных выходных регистров; регистра сдвига и отключит его.

Таким образом, будет воэстановлено исходное состояние выходных регистров 9.

Информация из основной группы регистров сможет снова заполнять выходные регистры.

Предмет изобретения

Устройство для передачи телеизмерений, содержащее модулятор и буферный запоминающий блок, который состоит из регистров паралллельного действия со значащими разрядами и ячейками признака слова и управления перезаписью, отличающееся тем, что, с целью повышения скорости передачи информации, в него введены преобразователь кода, регистр сдвига, коммутатор и ячейка контроля, причем выходы регистров буферного запоми419945

Составитель А. Малик

Техред T. Курилко

Корректор Л. Орлова

Редактор Е. Семанова

Заказ 1918/15 Изд, _#_0 1366 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 нающего блока через коммутатор соединены между собой и со входами преобразователя, выходы которого подключены ко входам модулятора; считывающие входы одноименных разрядов регистров буферного запоминающего блока запараллелены между собой и соединены с соответствующими выходами регистра сдвига, входы ячейки контроля соединены с единичными выходами ячеек признака слова, а ее выход подключен к управляющим входам

5 регистра сдвига, коммутатора и преобразователя.