Транзисторно-транзисторный элемент и-не

 

О П И С А Н И Е («) 456365

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 02.06.72 (21) 1790990/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 05.01.75. Бюллетень № 1

Дата опубликования описания 24.02.75 (51) М. Кл. Н 03k 19/08

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 681.325.65 (088.8) (72) Авторы изобретения

В. М. Барбасов, Е. Н. Белов, С. Н. Неустроев и А. К. Соловьев (71) Заявитель

В Г1 Г Б и tL (54) ТРАНЗИСТОРНО-ТРАНЗИСТОРНЫЙ ЭЛЕМЕНТ «И — НЕ»

Изобретение относится к элементам цифровой вычислительной техники, Известны транзисторно-транзисторные элементы «И — НЕ», содержащие входной многоэммитерный транзистор, коллектор которого соединен с базой промежуточного транзистора, дополнительный транзистор, у которого база, эмиттер и коллектор подключены соответственно к эмиттеру, базе промежуточного транзистора и базе инвертирующего транзистора выходного каскада.

Время, переключения таких элементов в значительной мере определяется временем выхода из насыщения инвертирующего транзистора выходного каскада.

С целью ускорения переключения, в предлагаемом элементе «И вЂ” HE» дополнительный транзистор содержит второй эмиттер, который соединен с коллектором инвертирующего транзистора выходного каскада. В этом случае инвертируюш)ий транзистор не;насыщается.

На чертеже представлена принципиальная схема элемента.

Коллектор входного многоэмиттерного транзистора 1 соединен с базой промежуточного транзистора 2, подключенного коллектором к базе нагрузочного транзистора 3 выходного каскада 4 и через резистор 5 — к ш ине питания, Эмиттер транзистора 3 через смещающий диод 6 подключен к коллектору инвертирующего транзистора 7 выходного каскада. Один из эмиттеров и база дополнительного транзистора 8 соединены соответственно с базой и эмиттером промежуточного транзистора 2, а другой эмиттер и коллектор транзистора 8— соответственно с коллектором и базой инвертирующего транзистора 7. База транзистора

7 через резистор 9 подключена к общей ши10 не. База транзистора 1 и коллектор транзистора 3 соединены с шиной питания соответственно через резисторы 10 и 11.

При подаче на эмиттер входного многоэмиттерного транзистора 1 высокого уровня напряжения (превышающего три падения напряжения Us., на открытом переходе транзистора) ток, определяемый резистором 10, переключается в базу транзистора 2, кото20 рый открывается и насыщается. При этом нагрузочный резистор 3 закрывается, а инвертирующий транзистор 7 открывается. Напряжение на выходе схемы уменьшается и на уровне примерно U>„ фиксируется благодаря

25 отрицательной обратной связи, создаваемой с помощью дополнительного транзистора 8.

Транзистор 7 не насыщается. Транзистор 8 работает в активном инверсном режиме.

При подаче хотя бы на один эмиттер транЗО зистора 1 низкого уровня напряжения (при456365

Г1редмет изобретения

/ сп

Составитель В. Барбасов

Техред A. Камышникова

Корректор Н. Учакина

Редактор Б. Федотов

3 .каз 285,,!14 Изд. М 262 Тираж 901 Г1одписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-З5, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 мерно U;„) ток, протекающий через резистор

10, переключается в эмиттер этого транзистора. При этом транзистор 2 быстро выключается, и напряжение на его коллекторе повышается. Дополнительный транзистор 8 в результате накопления большого заряда переходит в насыщенный режим. Благодаря этому создается пизкоомная цепь для выключающего тока инвертирующего транзистора 7, который запирается, На выходе напряжение растет до уровня логической единицы.

Благодаря тому что транзистор 7 не насыщается и ускоренно выключается, не только ускоряется переключение элемента, но и предотвращается в переходном режиме протекание вредного импульса тока от источника питания через транзисторы 3 и 7 выходного каскада 4.

Транзисторно-транзисторный элемент «И—

НЕ», содержащий входной многоэмиттерный транзистор, коллектор которого соединен с базой промежуточного транзистора, подключенного коллектором к базе нагрузочного транзистора выходного каскада, дополнительный транзистор, у которого эмиттер и база соединены соответственно с базой и эмиттером промежуточного транзистора, а коллектор — с базой инвертирующего транзистора выходного каскада и через резистор — с общей шиной, отличающийся тем, что, с

15 целью ускорения переключения, дополнительный транзистор содержит второй эмиттер, который соединен с коллектором инвертирующего транзистора выходного каскада.