Устройство для сложения чисел в системе остаточных классов

 

опНСАННЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ иц 484520

6оюз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.09.73 (21) 1956676/18-24 (51) М. Кл. G 061 7/50 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.09.75. Бюллетень № 34

Дата опубликования описания 05.01.76

Государственный комитет

Совета Министров СССР (53) УДК 681.325.56 (088.8) по делам изобретений и открытий (72) Автор изобретения

В. А. Курчидис

Рязанский радиотехнический институт (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ

В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ

Изобретение относится к области вычислительной техники.

Известны устройства для сложения чисел в системе остаточных классов, содержащие четыре десятичных матрицы сложения, блок элементов «И», олоки элементов «ИЛИ», выходы которых соединены с соответствующими входами первой и второй десятичных матриц сложения, блок управления, входы которого соединены соответственно с выходами первой и второй десятичных матриц сложения, входы первого слагаемого третьей и четвертой десятичных матриц сложения соединены соответственно с выходами первой и второй десятичных матриц сложения, входы блоков элементов «ИЛИ» подключены к информационным входам устройства, выход блока элементов «И» соединен с выходом устройства.

Известные устройства содержат также комбинационные схемы, которые их усложняют.

В предложенном устройстве выход блока управления соединен со входами второго слагаемого третьей и четвертой десятичных матриц сложения, выходы суммы которых подключены соответственно к первому и второму входам блока элементов «И». Это позволяет исключить из известного устройства комбинационные схемы, соединенные с выходами третьей и четвертой матрицы сложения.

Схема устройства представлена на чертеже.

В схеме входят: выход 1 устройства, блок 2 элементов «И», десятичные матрицы сложения 3, 4, блок 5 управления, десятичные матрицы сложения 6, 7, блоки элементов «ИЛИ»

5 8ь 82, 9ь 9>, информационные входы 10, 11 устройства.

Устройство работает следующим образом.

На входы 10 и 11 подаются складываемые числа, представленные в однопозиционном ко1о де. На выходах элементов «ИЛИ» блокв 8 и 9 образуются соответственно однопозиционные коды числа десятков и единиц в соответствующих слагаемых.

С помощью десятичных матриц сложения 6

15 и 7 производится суммирование складываемых чисел, преобразованных группами элементов «ИЛИ» 8 и 9. С выходов суммы матриц 6 и 7 результат сложения поступает на входы первого слагаемого десятичных матриц

2о 3 и 4 и на блок 5 управления. Последний анализирует результат сложения, образовавшийся на выходах суммы матриц 6 и 7: если этот результат меньше величины основания Р, то управляющий сигнал на выходе блока 5 при25 нимает нулевое значение; в противном случае управляющий сигнал принимает единичное значение.

Выход блока 5 управления соединен с д-ым входом второго слагаемого матрицы 3 и г-ым

Зэ входом второго слагаемого матрицы 4, где

484520

Предмет изобретения

Составитель А. Жеренов

Техред 3. Тараненко

Редактор Н. Коган

Корректор Л. Орлова

Заказ 3214/7 Изд. ¹ 1831 Тираж б79 Под йисное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 д — число десятков, а r — число единиц,в дополнении основания P до ста. На остальных входах второго слагаемого матриц 4 и 6 установлен нулевой потенциал.

На выходах суммы матриц 3 и 4 образуетсу десятичный код суммы исходных слагаемых по модулю P. Элементы «И» блока 2 преобразуют результат сложения,,поступающий с выходов суммы матриц 3 и 4, в однопозиционный код. С выходов элементов «И» блока 2 на выход 1 выдачи результата сложения поступает результат сложения исходных слагаемых по модулю Р, представленный в однопозиционном коде.

Устройство для сложения чисел в системе остаточных классов, содержащее четыре десятичных матрицы сложения, блок элементов

«И», блоки элементов «ИЛИ», выходы которых соединены с соответствующими входами первой и второй десятичных матриц сложения, блок управления, входы которого соеди5 иены соответственно с выходами первой и второй десятичных матриц сложения, входы первого слагаемого третьей и четвертой десятичных матриц сложения соединены соответственно с выходами первой и второй десятич10 ных матриц сложения, входы блоков элементов «ИЛИ» подключены к информационным входам устройства, выход блока элементов

«И» соединен с выходом устройства, отлич а ю щ е е с я тем, что, с целью упрощения

15 устройства, в нем выход блока управления соединен со входами второго слагаемого третьей и четвертой десятичных матриц сложения, выходы суммы которых подключены соответственно к первому и второму входам

20 блока элементов «И».

Устройство для сложения чисел в системе остаточных классов Устройство для сложения чисел в системе остаточных классов 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх