Десятичный сумматор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ

00 523409

Сова Советскии

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 18.06.74 (21) 2034642/24 с присоединением заявки № (51) М. Кл. б 06F 7/50

Совета Министров СССР ло делам изобретений и открытий (53) УДК 681.3 (088.8) Опубликовано 30.07.76. Бюллетень № 28

Дата опубликования описания 27.08,76 (72) Авторы изобретения

В. М. Сентюрии и В. М. Мокротоваров

Институт электронных управляющих машин (71) Заявитель (54) ДЕСЯТИЧНЫЙ СУММАТОР

Государственный комитет (23) Приоритет

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах, оперирующих с числами, представленными в символьном коде.

Известны устройства для суммирования двоично-десятичных кодов, выполненные на блоке суммирования с разбиением его на тетрады.

Одно из этих устройств содержит входной сумматор, выходы сумматора соединены с входами схемы коррекции и формирования межтетрадных переносов, а с его другими входами связаны выходы схем коррекции и формирования межтетрадных переносов, при этом выходы входного блока инвертирования кодов подключены к входам входного сумматора, а входы выходного блока инвертирования кодов— к выходам выходного сумматора и к управляющей шине знака суммы. Управляющие входы схемы коррекции и формирования межтетрадных переносов соединены с управляющими шинами циклического переноса, знака суммы и соотношения знаков слагаемых, с последней из которых связан управляющий вход входного блока инвертирования кодов.

Известное устройство не позволяет оперировать с числами, представленными в символьном коде.

Изобретение является результатом усовершенствования десятичного сумматора, содержащего блок суммирования, первый и второй регистры,,выходы которых соединены соответственно с первыми входами блоков пересылки старших и младших тетрад байтов первого и второго регистров, вторые входы последних—

5 с шиной сигнала пересылки содержимого регистров, а выходы —,с соответствующими входами блока суммирования, выходы младших и старших тетрад байтов блока суммирования подключены к первым входам блоков пересыл10 ки младших и старших тетрад байтов результата, вторые входы которых соединены с шиной .сигнала пересылки результата, а выходы— с соответствующими входами первого регистра.

Такое устрой ство не обеспечивает. возможно15 сги выполнять арифметические операции над числами, представленными в символьном виде без перекодировки числа из символьного кода в десятичный и обратно. Программы перекодировки снижают скорость обработки числа в

20 символьноми виде.

Цель изобретения — повышение быстродействия устройства при обработке символьной информации.

Для этого в устройство введены дополни

25 тельно блок кода цифры «9», блок кода зоны и блок блокировки, первый и второй входы которого соединены соответственно с выходом блока кода цифры «9» и выходом блока кода зоны, первый выход — с третьим входом блока

30 пересылки стар|ших тетрад байтов результата, 523409

3 а второй выход — с третьими входами блоков пересылки старших тетрад байтов первого и второго регистров.

Блок-схема десятичного сумматора представлена на чертеже, где 1 — первый регистр (операнд В); 2 — второй регистр (операнд С);

3 — блок пересылки младших тетрад из байтов регистра 1; 4 — блок пересылки старших тетрад байтов из регистра 1; 5 — блок пересылки младших тетрад байтов из регистра 2; 6 — блок пересылки старших тетрад байтов из регистра

2; 7 — блок кода цифры «9»; 8 — блок-суммирования; 9 — блок пересылки младших тетрад байтов (результата) из блока суммирования;

10 — блок пересылки старших тетрад байтов (результата) из блока суммирования; 11— блок кода зоны; 12 в блок блокировки; 13 —шина сигнала пересылки содержимого регистра; 14 — шина сигнала пересылки результата.

Выходы младших тетрад байтов регистров 1 и 2 соединены с входами блоков 3 и 5, выходы блоков 3 и 5 — соответственно с входами младших тетрад байтов блока 8 десятичного суммирования, выходы старших тетрад байтов регистов 1 и 2 — с входами блоков 4 и 6, а выходы блоков 4 и 6 — соответственно с входами старших тетрад байтов блока 8 десятичного суммирования.

Выходы младших тетрад блока 8 суммирования подключены к входам блока 9 пересылки, выходы, старших тетрад блока суммирования — к входам блока 10 пересылки, выходы блоков 9 и 10 — соответственно к входам младших и старших тетрад байтов регистра 1.

Шина 13 сигнала пересылки содержимого регистров соединена с вторыми входами блоков 3 — 6, шина 14 сигнала пересылки результата — с вторыми входами блоков 9 и 10.

Выход блока 7 кода цифры «9» подсоединен к первому. входу блока 12 блокировки; выход блока 11 кода зоны — к второму входу блока 12, Первый выход блока блокировки связан с третьим входом блока 10, второй выход блока блокировки — с третьими входами блоков 4 и 6.

Сумматор может работать m двух режимах: в режиме десятичного (тетрадного) сложения над числами, представленными в двоичнодесятичном коде, и в режиме символьного сложения над числами, представленными в символьном коде.

Блок 12 переключает сумматор из одного режима работы в другой путем подачи сигналов блокировки и деблокировки на входы соответствующих блоков.

В тетрадном режиме в исходном состоянии блок 12 посылает сигнал деблокировки на входы блоков 4, 6 и 10 и ситнал блокировки блоков 7 и 11.

При подаче на шину 13 сигнала пересылки выполняются следующие операции: содержимое младших тетрад байтов регистров 1 и 2 пересылается .блоками 3 и 5:в младшие тетрады байтов блока 8 суммирования, а содержимое

55 старших тетрад байтов регистров пересылается блоками 4 и 6 —;в старшие тетрады байтов блока суммирования, По окончании процесса сложения в блоке 8 на шину 14 подается сигнал пересылки содержимого блока 10.

Пересылка содержимого блока 8 осуществляется следующим образом: содержимое младших тетрад байтов блока 8 пересылается блоком 9 в младшие тетрады байтов регистра

1; содержимое старших тетрад байто в блока

8 пересылается блоком 10 в старшие тетрады байтов регистра 1.

На этом процесс сложения в десятичном режиме заканчивается.

В символьном режиме в исходном состоянии блок 12 посылает сигнал деблокировки блоков

7 и 11 и сигнал блокировки на входы блокировки блоков 4, 6 и 10.

При подаче на шину 13 сигнала пересылки проводятся следующие операции: содержимое младших тетрад байтов регистров,1 и 2 пересылается блоками 3 и 5 в младшие тетрады байтов блока суммирования; содержимое блока 7 кода цифры «9» пересылается блоком 12 в тетрады блока 4, одновременно блок 12 блокирует передачу информации с регистров 1 и 2 на блоки 4 и 6, в результате этого коды цифры «9» поступают без изменения на соответствующие входы старших тетрад байтов блока 8.

Единицы .переноса, о бразующиеся при сложении младших тетрад байтов в блоке 8, попадают в старшие тетрады байтов, где они складываются с цифрой «9» и «О».

В результате сложения цифр «9», «О», «1» вновь образуется единица переноса, которая поступает в младшую тетраду следующего по старшинству байта, что и требовалось.

Iio окончании процесса сложения в блоке 8 на шину 14 подается сигнал пересылки содержимого блока 8, в результате чего содержимое младших тетрад байтов блока 8 пересылается блоком 9 в младшие тетрады байтов регистра 1.

Код из блока 11 пересылается блоком 12 через блок 10 в старшие тетрады байтов регистра 1.

Таким образом результат сложения приобретает символьную код ировку.

В результате этого устройство создает эффект, который заключается в увеличении скорости обработки чисел, пред ставленных в символьном коде, и повышении производительности труда программистов за счет устранения программ перекодировки чисел из символьного кода в десятичный и обратно.

Формула изобретения

Десятичный сумматор, содержащий блок суммирования, первый и второй регистры, выходы которых соединены соответственно с первыми входами блоков пересылки старших и младших тетрад байтов первого и второго ре523409

Составитель Н. Лакирев

Техред М. Семенов

Редактор И. Грузова

Корректор В. Дод и А. Николаева

Заказ 1842/3 Изд. № 1541 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 типография, и р. Can у нова, 2 гистров, вторые входы которых соединены с шиной сигнала пересылки содержимого регистров, а выходы соединены с соответствующими входами блока суммирования, выходы младших и старших тетрад байтов которого соединены с первыми входами блоков пересылки младших и старших тетрад байтов результата, вторые входы которых соединены с шиной сигнала пересылки результата, а выходы соединены с соответствующими входами первого регистра, отличающийся тем, что, с целью йовы шения быстродействия, он содержит дополнительно блок кода цифры «9», блок кода зоны и блок, блокировки, первый и второй входы которого соединены соответственно

5 с выходом блока кода цифры «9» и выходом блока кода зоны, а первый выход соединен с третьим входом блока пересылки старших тетрад байтов результата, второй выход соединен с третьими входами блоков пересылки

10 старших теград байтов первого и второго регистров.

Десятичный сумматор Десятичный сумматор Десятичный сумматор 

 

Похожие патенты:

Сумматор // 519709

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх