Устройство для двоичного суммирования

 

893

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 13.06.74 (21) 2033030/24 с присоединением заявки Ке (23) Приоритет

Опубликовано 15.06.76. Бюллетень Ке 22

Дата опубликования описания 27.07.76 (51) M. Кл,2 6 06F 7/50

Государственный комитет

Совета Министров СССР (53) УДК 681,325(088.8) А0 делам изобретений и открытий (72) Авторы изобретения

Д. Я. Стоенко, М. Э. Левитин и В. H. Харитонов (71) Заявитель

Киевский ордена Трудового Красного Знамени завод электронных, вычислительных и управляющих машин (54) УСТРОЙСТВО ДЛЯ ДВОИЧНОГО СУММИРОВАНИЯ

Изобретение относится к вычислительной технике и может быть использовано прн конструировании арифметических устройств

ЭЦВМ.

Известен параллельный сумматор, содержащий в каждом разряде триггер накапливающего регистра, нулевой и единичный входы которого соединены с выходами первого н второго элемента «И» соответственно, триггер приемного регистра, нулевой и единичный, входы которого соединены с выходами третьего и четвертого элементов «И» соответственно, пятый элемент «И», входы которого соединены с шиной разрешения переноса и соответственно с нулевым выходом триггера накапливающего регистра и единичным выходом триггера приемного регистра, элемент «ИЛИ», первый вход которого соединен с шиной подачи слагаемого, причем в каждом разряде нулевой и единичный выходы триггера накапливающего регистра соединены с первой и второй управляющими шинами соответственно, нулевой и единичный выходы триггера приемного регистра соединены со входами первого и второго элементов «И» соответственно, вторые входы которых соединены с выходом элемента «ИЛИ», второй вход которого соединен с выходом пятого элемента «И» предыдущего младшего разряда. В этом известном устройстве происходит суммирование двоичных чиел постоянной длины. Наиболее близким к нзобретеншо является известное устройство, содержащее регистры первого и второго слагаемых, триггеры переноса и переполне5 ния, сумматор, первый вход которого соединен с выходом регистра первого слагаемого, выход старшего разряда сумматора соединен со входом триггера переполнения и входоы триггера переноса, выход которого соединен со вхо1О дом младшего разряда сумматора, вход и выход регистра второго слагаемого соединены с блоком .памяти. Это устройство характеризуется значительным объемом оборудования.

Целью изобретения является упрощение

15 устройства за счет уменьшения разрядности схемы суммирования и улучшения внутренних связей. В описываемом устройстве это достигается тем, что оно содержит элемент «ИЛИ», вспомогательный и основной регистры хране20 ния суммы, при этом выходы групп старших и младших разрядов регистра второго слагаемого соединены соответственно с первым и вторым входами элемента «ИЛИ», выход которого соединен со вторым входом суммато25 ра, выход которого соединен с группой старших разрядов регистра второго слагаемого и со входом вспомогательного регистра хранения суммы, выход которого соединен с первым входом основного регистра хра30 пения суммы, второй вход которого соединен

517893

55 с выходом группы младших разрядов регистра второго слагаемого, а выход соединен со входом группы младших разрядов регистра второго слагаемого и со входом регистра первого слагаемого.

На чертеже представлена блок-схема описываемого устройства.

Она состоит из регистра первого слагаемого 1, сумматора 2, регистра второго слагаемого 3, триггера переноса 4, триггера переполнения о, вспомогательного регистра хранения суммы 6, основного регистра хранения суммы /, элемента «ИЛИ» 8 и блока памяти 9.

Один вход сумматора 2 соединен с выходом регистра 1, а другой вход сумматора 2 через элемент «ИЛИ» 8 соединен с выходами старшей и младшеи групп разрядов регистра. Выход сумматора 2 соединен со входом старшей группы разрядов регистра 3. Входы и выходы регистра 3 второго слагаемого соединены с блоком памяти 9. Выход старшего разряда сумматора 2 соединен со входом триггера переноса 4 и входом триггера переполнения 5, причем выход триггера переноса 4 соединен со входом младшего разряда сумматора 2.

Выход сумматора 2 соединен со входом вспомогательного регистра б хранения суммы, а выход регистра б соединен с первым входом основного регистра 7 хранения суммы.

Второй вход регистра 7 соединен с выходом младшей группы разрядов регистра 3 второго слагаемого, а выход регистра 7 соединен со входом этой же группы регистра 3 и со входом регистра 1 первого слагаемого.

Вначале младшая группа 1-го слагаемого (п разрядов) принимается на регистр 3 (1-й такт). Затем во 2-м такте старшая часть этой группы (— разряда через элемент «ИЛИ» 8

2 принимается на сумматор, а младшая и — разряда — непосредственно на ре2 гистр 7. Затем младшая группа 2-го слагаемого (n разрядов) принимается на регистр 3 (3-й такт); одновременно содержимое регистра / передается в регистр 1, а содержимое сумматора 2 — в регистр б. В следующем, 4-м такте, на сумматоре формируется сумма младших частеи, а содержимое регистра б переписывается в регистр 7. Далее старшая часть группы 1-ro слагаемого с регистра 7 передается в регистр,1, а содержимое сумматора — в регистр b (5-й такт). В течение б-го такта на сумматоре формируется сумма старших частей, а содержимое регистра б переписывается в регистр 7. Содержимое сумматора 2 (сумма старших частей) и содержимое регистра 7. (сумма младших частей), переписываются в регистр 3 (7-й такт) и заносятся в блок памяти 9 (8-й такт).

Триггер переноса 4 срабатывает дважды: после сложения младших и старших частей, При переходе к обработке последующей пары групп значение триггера 4 используется при суммировании младших частей этой пары групп.

После суммирования последних старших групп перенос из старшего разряда сумматора запоминается на триггере переполнения 5, и в устройство управления посылается сигнал о переполнении.

По сравнению с известными устройствами для двоичного суммирования, в описываемом результат формируется по частям, причем формирование суммы младших частей группы совмещено с запоминанием старшей части первого слагаемого в регистре хранения, а формирование суммы старших частей совмещено с записью суммы младших частей в тот же регистр. При этом, вместо схемы суммирования на и разрядов, используется схема суммирования,на п 2 разрядов, что уменьшает затраты оборудования; потери времени на полное суммирование групп чисел-незначительные.

Формула изобретения

Устройство для двоичного суммирования, содержащее регистры первого и второго слагаемых, триггеры переноса и переполнения, сумматор, первый вход которого соединен с выходом регистра первого слагаемого, выход старшего разряда сумматора соединен со входом триггера переполнения и входом триггера переноса, выход которого соединен со входом младшего разряда сумматора, вход и выход регистра второго слагаемого соединены с блоком памяти, отличающееся тем, что, с целью упрощения устройства, оно содержит элемент «ИЛИ», вспомогательный и основной регистры хранения суммы, при этом выходы групп старших и младших разрядов регистра второго слагаемого соединены соответственно с первым и вторым входами элемента «ИЛИ», выход которого соединен со вторым входом сумматора, выход которого соединен с группой старших разрядов регистра второго слагаемого и со входом вспомогательного регистра хранения суммы, выход которого соединен с первым входом основного регистра хранения суммы, второй вход которого соединен с выходом группы младших разрядов регистра второго слагаемого, а выход соединен со входом группы младших разрядов регистра второго слагаемого и со входом регистра первого слагаемого.

Редактор Л. Тюрина

Составитель Н. Лакирев

Техред Т. Курилко

Корректор А. Дзесова

Заказ 1463/6 Изд. Ко 1414 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2