Устройство для вычитания двоичных чисел

 

О П И С А Н И Е пц 492873

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительнощ к авт, свид-ву 328454 (c2) Заявлено02.01.74 (21) . 98478 l/1824 с присоединением заявки Хе (23) Приоритет(43) Опубликовано 25.11.75 Бюллетень pfe43 (45) Дата опубликования описания 11 О 78 (б1) M. Кл, &ов тло

Гасударствеииый комитет

Совета Мииистров СССР во делам изобретеиий и открытий (5 ) >4< 681.325,-5 (088.8) (72) Авторы изобретения

B. А. Карнаух и B. С, Пелюиакий (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ ДВОИЧНЬВ(ЧИСЕЛ

Изобретение относится к вычислительной технике и предназначено для вычитания дво . ичных чисел, следуюших старшими разрядами вперед в последовательном коде.

Известно устройство для вычитания дво ичных чисел по.авт. св. М 328454, представленных последовательными кодами, начиная со старших разрядов, содержатцее последовательно соединенные логические уем. лы, каждый из которых выполнен на двух схемах "И, двух инверторах, схеме ИЛИ» и элементе задержки. Это устройство пра вильно функционирует лишь при определенном ограничении на числа А и В, над ко торыми выполняется операция вычитания 15 (А В) и выдает информацию только о разности АВ.

11ель изобретения расширение области применения устройства для вычитания двоич 20 ных чисел за счет исключения укаэанного ограничения (А > В), а также за счет то го, что устройствс выдает разности А В и ВА и результаты сравнения чисел (A7B.

А 4: В). И

Достигается это благодаря тому, что первый ло"ический узел содержит третью и четвертую схемы "И", триггеры и схемы

"И НЕ», выход первой схемы "И этого логического узла:соединен со входами трете» ей схемы "И", первой и второй схем И НЕ»

Выход второй схемы "И соединен со входа ми четвертой схемы И», третьей и четвер той схем И НЕ». Выходь третьей и четвер той схем И соединены с единичными вхо дами первого и второго триггеров comse ственно. Единичный выход первого триггера с оединен со входами первой и третьей схем

"И-НЕ, единичный выход второго триггера соединен со входами второй и четвертой схем " E нулевые выходы первого и вто рого триггеров соединены со входами чеъ вертой и третьей схем «ИНЕ cocnse венно. Выходы пятой схемы "ИНЕ совдеп невы с выходами первой и четвертой схем И-ИЕ, входы шестой схемы "И-НЕ соединены с выходами второй и третьей схем

" E», выходы пятсЪ и шестой схем

"И НЕ» соедин.ны.со входами схемы "ИЛИ» того же логического узла, выход шестой схе

$92 373

И ныи разряд, вследствие чего оказывается возможным второе преобразование "исключение".

B" = 00011 1 = 5 + 2 = 7

А" = 000100 = 2+ 2

В" = 000011 = 3

A = 000000 = О.

Рассматривая полученный результат. можно

l0 заметить, что второе преобразованное число А обратилось в нуль, а первое преобразованнсе число В оказалось равным искомой разности.

l5

Число В определяем путем слож .ния

3 мы И-НЕ соединен с выходом логичес:о

ro узла.

На чертеже дана схема первого и вт< ро го логических узлов устройства, Осталы ые логические углы ицентичны второму лоп че скому узлу. При вычитании и «разряд ых двоичных чисел устройство содержит д логических узлов.

Каждый логический узел содержит инверторъ 1, схемы "И 2, схему "ИЛИ элемент задержки 4. Логический узел с<держит, кроме того, схемы "И" 5 и 6, триггеры 7 и 8, схемы "И-НЕ 9 14. ись ла А и В подаются через входы 15 и 1( соответственно. Вход 17 служит для уст новки в "О" триггеров 7 и 8. С выходо

18 и 19 снимаются сигналы А ) В и

А С В соответственно.

Принцип r. действия устройства основан на использовашш таких преобразований над ул1еньшаемым и вычитаемым, в результате которых оба числа изменяются:а одинаковую величину, а искомая разность в процессе этих преобразований остается, неизменной. При выполнении этих преобр » эованпй из уменьшаемого образуется чис to, равное разности двух исходных чисел, а 1з вь|читаемого — "нуль". Пусть ил еются дв двоичных числа В = 45 и A = 42.

32 16 8 4 2 1 30

В = 45, 1 01101

A=1 01 01 0=42, следуюших старшими разрядами вперед, в соответствии с обозначенным В сом кая дого разряда.

Требуется найти разность (т. е. 45-4;

p3) ..Назовем одноименные разряды, содер жашие единицы, равносильныл и". Если исключить единицы в равносильных" разр дах обоих чисел, т. е. зал енить их нулями, иначе говоря - уменьшить каждое из исходных чисел на 101000 = 40, то ра" ность между числами не изменится.

Преобразование по замене единиц в ра носильнь.х разрядах на нули, не приводяatee к изменению разности, для сокрашенв

1 в дальнейшем будем именовать просто исключение".

В результате выполнения первого преоб разования "исключения получаем два пр образованных числа В и А, В =- 000 .01 = 5, А = 000010 = 2, уже не имеюших равносильных разрядов.

Прибавляем к числам В и А по один ковой величине, например по 2 . Получаем новью преобразованные числа В ° = 7 л ° 4 и А =. 4, в которь:x появляется "равносил чисел В и А, т. е. В" = В + А . Процесс сложения здесь может бь.ть зал енен операцией дизъюнкцни, которую дальнейшем будем называть "объединение".

I °

Число А можно получить путем сдвига числа А на один разряд в сторону старших разрядов, т. е, А = 000010 = 2, А" = 000100 = 4.

Нахождение разности двоичных чисел сводится к последовательнол у выполнению трех простых преобразований: "исключение", "объединечие" и "сдвиг".

Перед поступлением двоичных чисел

А и В на входы 15 и 16 триггеры 7 и 8 устанавливаются в состояние "О,". Двоичные числа, поступающие на входы 15 и 16, подаются на схемы "И" 2 непосредственно и через инверторы 1.

При одновременном постуилении единиц на входы 15 и 16, благодаря инверторам на входы схем "И" наряду с единицами подаются инвертированные значения А и В в даннол случае нули. Вследствие этого на выходах схем "И" 2 единица отсутствует. При разноименных символах на входах

15 и 16, единица появляется на выходе той из схем И 2, на вход которой она поступает непосредственно, и через схем И" е У

5 или 6 устанавливает триггер 7 или

В

8 в единичное состояние. Допустим чи исло

А, при этом первым в единичное состояние устанавливается триггер 8, который свслм инверсным сигналом закрывает схему "И 5, выход которой связан триггером 7; кроме того, высоким потенциалом с единично о выхода триггера 8 открыва-ются схемы "И-НЕ" 10 н 12. Единицы с вь.ходов схем И". 2 проходят на схему

:"ИЛИ" 3 через схемы И-HE" "10, 14 (едини д ицы числа А) и через схемы И-НЕ

12, 13 (единицы чи=ла В).

О единичного выхода триггера 8 через выход 19 снимается высокий потенциал

492873 которнй говорит о том, что число В + А, причем эта информация формируется при первом же несовпадении значений одноименных разрядов чисел А и B.

Операция ; "объединение" фактически означает сложение таких двух двоичных чисел, у которых отсутствуют единицы в одноименных разрядах. Эта операция реализуется с помошью схемы "ИЛИ 3, На ее выходе появляется единица, которая поступила на один из ее входов. р

Операция "сдвиг" осушествляется с помошью элемента задержки 4, Все разряды поступаюших на его вход чисел на выходе задерживаются на один такт. Одновременно с поступлением на вход схемы "ИЛИ" 3 чнс- l5 ло с выхода схемы "И-HE" 14 вьщается непосредственно на вь:ход первого логического узла.

В каждом из последуюших логических узлов реализуется, так же как и в первом, 20 три операции . "исключение", "объединение" . и "сдвиг". Операция "исключение" реализуется при помоши инверторов 1 и схем "И 2, операция "объединение" реализуется при помоши схем "ИЛИ" 3, а операция "сдвиг" - 25 при помоши элементов задержки 4.

Если число А > В, то первым в единичное состояние устанавливается триггер

7, который своим инверсным cpT Hàëîì закрывает схему "И" 6, выход которой связан с триггером 8; кроме того, высоким потенциалом единичного выхода триггера 7 открываются схемы "И-НЕ" 9 и 11. Теперь уже единицы с вь.ходов скем "И 2 проходят на схему .ИЛИ" 3 через схемы "И HE 9 и

13(единицы числа А) и через схемы "И-НЕ 11 и 14 (единицы числа B}. С единичного выхода

6 триггера 7 через выход 18 снимается вы сокий потенциал, который говорит о том, что число А) В.

Формула изобретения

Устройство для вычитания двоичных чисел по авт. св. % 328454, о т л и ч а юш е е с я тем, т -, с целью расширения области применения, первый логический узел юИ» содержит третью и четвертую схемы триггеры и схемы " -HE", выход первой схемы "И" этого логического узла соединен. со входом третьей схемы "И", первой и второй схем "И-НЕ", выход второй схемы

"И" соединен со входами четвертой схемы

Ю r

"И" третьей и четвертой схем И-НЕ ) выходы третьей и четвертой схем И соединены с единичными входами первого и второго триггеров состветстэенно, единичный выход первого триггера соединен со входами первой и третьеи схем И-НЕ, единичный выход второго триггера соединен: со входами второй и четвертой схем

-HE" нулевые выходы первого и второго триггеров соединены со входами четвертой и третьей схем И-HE соответственно, входы пятой схемы И-НЕ соединены с выходами первой и четвертой схем " -HE, входы шестой с::емы "И-НЕ соединены с выходами второй и третьей схем "И-НЕ, в ходы пятой и шестой схем И-НЕ" соединены со эходами схемы ИЛИ того же логического узла, выход шестой схемы

"И-НЕ соединен с выходом логического узла.

49 . 73

Изд. 24 ))$ f Тираж 679 Подписное

Заказ 2607 филиал ППП Патент, r. У <город, ул. Проектная, 4

ЦНИИПИ Государственного ком тета Совета Министров СССР ио делам изобрете1 ий и открытий

Москва, 113035, P ушскаи наб., 4