Устройство для решения уравнений в частных производных

 

О П И С А Н И Е (и) 523422

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Г (61) Дополнительное к авт. свид-ву (22) Заявлено 18.11.74. (21) 2076671/24 с присоединением заявки № (51) М. Кл, G 066 7/46

Государственный комитет (23) Приоритет

Совета Министров СССР по левам изобретений и открытий (53) УДК 681 333 (088.8) Опубликовано 30.07.76. Бюллетень № 28

Дата опубликования описания 27.08.76 (72) Авторы изобретения

Я. Ф. Блейерс, И. Э. Опманис, Э. Э. Родэ и А. П. Спалвинь

Рижский ордена Трудового Красного Знамени политехнический институт (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ УРАВНЕНИЙ

В ЧАСТНЫХ ПРОИЗВОДНЫХ

Изобретение относится к области аналоговой вычислительной техники и предназначено для решения уравнений в частных произ водных.

Уравнения в часгных производных решаются с помощью известных устройств, содержащих сеточную электромодель, коммутатор узловых точек, блок задания, начальных и граничных условий, блок программного управления. (1), (2).

Из известных устройств наиболее близким

IIo технической сущности является устройство для решения задач теории поля (2).

Оно содержит блок модели-сетки, выполненный на униполярных полевых транзисторах, коммутатор узловых точек, входы которого подключены к выходам модели-сетки, блок задания начальных и граничных условий, выходы которого соединены с входами блока модели-сетки, а вход подключен к первому выходу блока программного управления, второй выход которого через последовательно соединенные кодоуправляемый источник напряжения и поэлементный коммутатор подключен к блоку, памяти.

Однако в этом устройстве невозможно точно установить величины резисторов, устранить влияние технологического разброса параметпов во время работы, что приводит к увеличению погрешности при моделировании.

Целью изобретения является повышение точности моделирования.

Поставленная цель достигается тем, что предложенное устройство содержит блок пе5 реключателей, блок сравнения и блок задания опорных напряжений, причем к выходу блока ламяти подключен первый вход блока переключ ателей, выходы которого подключены ко входам олока модели-сетки, а второй вход

1о соединен с третьим выходом блока программного управления, выход коммутатора узловых точек, подключен к первому входу блока сравнения, ко второму входу которого подключен выход блока задания опорных на|пря15 жений, а выход соединен со входом блока программного управления, четвертый выход которото подключен ко входу блока задания опорных напряжений.

Схема предложенного устройства показана

20 на чертеже.

Блок модели- сетки 1 вьаполнен на униполярных полевых транзисторах 2. Коммутатор узловых точек 3 подключен к соответствующим узловым точкам 4 и 5 блока модели-сет25 ки 1, с которыми связаны выходы 6 блока задания начальных и граничных условий 7, подключенного к первому выходу 8 блока программного управления 9, второй выход 10 которого через последовательно соединенные

30 кодоуправляемый источник напряжения 11, 523422

65 поэлементный коммутатор 12 и блок памяти

13 подключен к первому входу блока переключателей 14, выходы которого подключены ко входам блока модели-сетки 1, а второй вход

15 соединен с третьим выходом 16 блока программного управления 9. Выход коммутатора узловых точек 3 подключен к первому входу

17 блока сравнения 18, ко второму входу 19 которого подключен выход блока задания опорных напряжений 20. Выход блока сравнения 18 соединен со входом блока программного управления 9, четвертый выход 21 которого подключен ко входу блока задания опорных напряжений 20.

Блок 7 задавания начальных и граничных условий представляет собой группу,преобразователей код — ток и код — напряжение.

В блок 9 .программного управления из цифровой вычислительной машины (на чертеже не показана) записывают программу работы устройства для решения уравнений в частных производных.

iso программе из блока 9 программното управления один из переключателей блока 14 переключателей подключает управляющий электрод выбранного уни полярного полевого транзистора 2 к ячейке памяти блока 13 памяти. При этом остальные униполярные полевые транзисторы блока 1 модели-сетки запираются запирающим напряжением, поступающим на второй вход 15 блока 14 переключателей с третьего выхода 16 блока 9 программното управления. В .регистр кодоупра вляемого источника напряжения 11 со второго выхода 10 блока 9 программного управления поступает код и на выходе кодоуправляемого источника напряжения 11,появляется на пряжение, поступающее через поэлементный коммутатор 12 в выбранную ячейку памяти блока 13 памяти и далее через блок 14 переключателей на управляющий электрод униполярного полевого транзистора 2. В узловую точку 4, к которой подключен униполярный полевой транзистор 2, вводят ток, а в узловую точку 5 задают нулевой, потенциал с выхода блока 7 задания начальных и граничных условий. За счет вводимого в узловую точку 4 тока на сопротивлении уни полярного полевого транзистора 2 возникает падение на пряжения, На пряжение, возникающее в узловой точке 4 относительно узловой точки 5, через коммутатор 3 узловых точек поступает на первый вход 17 блока сравнения 18, на второй вход

19 которого поступает напряжение с выхода блока 20 опорных напряжений. В случае несовпадения величин сравниваемых на пряжений, блок сравнения 18 выдает сигнал разности в блок программного управления 9.

Со второго выхода 10 блока 9 про граммного управления код ошибки за писывают в регистр кодоуправляемого источника напряжения 11.

С выхода кодоуправляемого источника на пряжения 11 напряжение о шибки через поэлемен-,íûé коммутатор 12, блок 13 памяти и блок

14 переключателей поступает на входы блока 1 модели-сетки, изменяя величину сопротивления полевых транзисторов в блоке 1.

B случае совпадения величин сра вниваемых напряжений, блок сравнения 18 выдает в блок

9 протраммного управления сигнал. По этому сигналу блок 9,программного управления выдает на третий выход 16 сигнал, поступающий на второй вход 15 блока 14 переключателей, который отключает ячейку памяти блока памяти 13 от управляющего электрода устанавливаемого униполярното долевого транзистора 2 в блоке 1 и подключает следующую ячейку памяти блока памяти 13 к упра вляюще му электроду следующего униполярного полевого транзистора блока 1. В ячейке памяти блока памяти 13 запоминается величина управляющего напряжения, а на управляющий электрод уныполярного полевого транзистора 2 подают за пирающее напряжение.

Величину со противления следующего униполяр ного полевого транзистора устанавливают аналогично. После установки величин сопротивлений всех уни полярных полевых транзисторов в блоке 1 снимают запирающее напряжение с управляющих входов блока 1 и подключают их к ячейкам памяти блока памяти 13.

Заданная величина со противлений транзисторов блока 1 модели-сетки удерживается постоянной до следующего цикла.

Блок 9 программного управления по программе или по команде осуществляет контроль устанавливаемых сопротивлений транзисторов в процессе работы системы с целью устранения влияния изменения параметров транзисторов в процессе эксплуатации.

Формула изобретения

У стройcTIBQ для решения уравнений в частных производных, содержащее блок моделисетки, коммутатор узловых точек, входы которого подключены к выходам блока моделисетки, блок задания, начальных и граничных условий, выходы которого соединены с входами блока модели-сетки, а вход подключен к первому выходу блока протраммнопо управления, второй выход которого через последовательно соединенные кодоуправляемый источник напряжения и поэлементный коммутатор подключен к блоку памяти, о т л и ч а ющ е е с я тем, что, с целью, повышения точности моделирования, оно содержит блок переключателей, блок сравнения и блок задания опорных напряжений, причем к выходу блока памяти;подключен первый вход блока переключателей, выходы которого подключены ко входам блока модели-сетки, а второй вход соединен с третьим выходом блока программного управления, выход коммутатора узловых точек подключен к первому входу блока сравнения, ко второму входу которого под523422

Составитель С. Громова

Техред М. Семенов

Корректоры: В. Дод и А. Николаева

Редактор Н. Коляда

Заказ 1842/11 Изд. № 1541 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ключен выход блока задания опорных напряжений, а выход соединен со:входом блока программного управления, четвертый выход которого подключен ко входу блока задания опорных напряжений.

И сточники информации, принятые во внимание,при экспертизе:

1. Авт. св. СССР, № 407340 кл. G 06q 7/46.

2. Авт. св. СССР, № 272680, кл. G 06g 7/48

5 (прототип).