Вычислительная система

 

(ii) 537857

Союз Советскии

Социалистических

Республик

Gll HCAHHE

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву— (22) Заявлено03.01.75 (21} 2091217/24 (51) М. Кл.

О 06 Х 1/00 с присоединением заявки № (23) Приоритет

Гасударственный комитет

Совета Министров СССР па делам изооретений н открытий (43} Опубликовано30.09.76,Бюллетень № 36 (53) УДК 681.323 (088,8) (45) Дата опубликования описания 09,12.76 (72) Автор. изобретения

B. А. Авдеев (71) 3аявитель Таганрогский радиотехнический институт им, В. Д, Калмыкова (54) ВЫЧИСЛИТЫЛЬНАЯ СИСТЕМА

Изобретение относится к области вычис.лительной техники и может быть использовано для решения широкого класса задач; оптимального управления, математической физики и для моделирования поведения динамических объектов в пространстве, Для быстрого решения различных научно-технических задач применяются вычислительные системы, состоящие из цифровой вычислительной машины (ЦВМ) и вычисли- 10 тельного устройства последовательного типа, например цифрового дифференциального анализатора, в котором математические операции выполняются одним решающим блоком. 15

Возможны различные уровни связи вычислительных устройств, входящих в состав вычислительной системы: через внешнюю память (магнитный барабан) (1), канал ввода-вывода и общую оперативную память 20

f2). Связь через общую оперативную память позволяет производить обмен данными со скоростью работы памяти.

Известны комбинированные вычислительные системы 13(, содержащие два разно- 2 характерных вычислительных устройства, соединенных для организации передачи числовых данных через общее запоминающее устройство, Однако такие системы не обеспечивают достаточно высокой скорости pemeans задач.

Наиболее близкой по технической сущности k предлагаемой системе является комбинированная вычислительная система (4), содержащая решающий блок, соединенный через блок памяти чисел с информационным входом и выходом цифровои вычислительной машины, блок управления, соединенный двухсторонними связями с блоком памяти чисел и подключенный первым и вторым выходом к управляющим входам соответст венно цифровой вычислительнои машины и решающего блока, адресный вход блока памяти чисел подключен к адресному выходу цифровой вычислительной машины.

Недостатком такой системы являются значительные затраты времени при решении задач, так как к цифровой вычислительной машине подключен один р..ииннппй блок.

530337

1!ель изобретения — повышение быстродействия вычислительной системы, Этэ достигается тем, что в предлагаемую вычислительную систему введены блоки памяти кодов настройки, памяти кодов управления и памяти кодов коммутации, и решающих блоков и коммутатор, соединенный двухсторонними инфор!«!ационными связями с каждым решающим блоком, подключенным другими инфорглационными входом и И выходом к соответствующим выходу и входу блока памяти чисел, а управляющим входом — к второму выходу блока управления, соединенного двухсторонними связями с

° г блоком памяти кодов управления, выход которого подк!лочен к инфорллационному входу цифровой вычислительной машины, адресный и информационный выходы которой соединены соответственно с адресными и инч ь формационными входами введеных блоков памяти. Вход каждого решающего блока подключен к соответствующему выходу блока памяти кодов настройки, выход блока памяти кодов коммутации соединен с входом коммутатора.

На чертеже показана блок-схема вычислительной системы, Блок-схема состоит из решающих блоков

1 — 1, соед!шенных двухсторонними ин1 !!

ЗО формационными связями с коммутатором 2, блока 3 памяти чисел, подключенного к другим информационным выходу и входу каждого реша!о!цего блэка, блока 4 управления, соединенного двухсторонними связями с блоком

« памяти чисел и блоком 5 памяти кодов управления, блока 6 памяти кэдов настройки, КаждЫЙ ВЫХОД КОТОРО! О ПОдКЛЮЧВН К СОСТветству!ошаму входу каждого решающего

6JI0KB, o !or . 7 III! MHTH кодов коммутации, 40 соединенного с Входами коммутатора 2, цифровой вычислит елькой машины 8, адресный

9 и информационнь!й ) 0 Выходы которой подключе!лы к адресным входам блоков памяти чисел, памяти кодов управления,. памя- .5 ти кодов нас;.ройки, памяти кодов коммутаа информационный вход 1 соадинеi." c выходами блока !чамяп чисел и б. ока памяти кодов управления. Кроме того, первый унравля!Ощий выход блока 4 управления подклю-= .t

ЧЕН К ЦИФРОВОЙ ВЫЧИСЛИтаЛЬНОй МаШИна В, второй — к управ;!Июшему В..оду каждого р="шаюшего блэка, Решающие блоки, .! — 1п предназначены для Выполнен!!я Онеоац!!й лнте! рирэвдн!!и п!; разли шым формулам, суммирования и . д., а коммутатор 2, состоящий B основном из комбинированных схем, — для электронно .О соединения выходов и Входов решающих бло ков B сoответств?!v: со структур!!о!! схсмой набора задачи. Работа коммутатора 2 управляется блоком памяти кодов коммутации 7.

Блок памяти чисел служит для приема (выдачи) параллельным кодом числовых данных в режиме обмена информацией решающих блоков 11 — 1 !1 с цифровой вычислительной машиной 8 и для использования ячеек памяти в качестве регистров сдвига соответствующих решающих блоков 1, — 1 !! (каждая ячейка памяти соединена выходом и входом с соответствующим решающим блоком) в режиме решения.

Блок 6 памяти кодов настройки осуществляет прием, хранение и настройку решающих блоков 1, — 1П на выполнение определенных операций. Выходы каждой ячейки блока памяти подключены к соответствующему решающему блоку.

Блок 7 памяти кодов коммутации служит для приема, хранения кодов коммутации и настройки коммутатора 2 на соединение выходов и входов решающих блоков 111п

Блок 5 памяти кодов управления выполняет прием конечных значений числовых даннь1х или кодов, позволяющих задать время решения блоков 1, — 1п,прием информации о состоянии решающих блоков 1 — 1 о из блока управления 4 и выдачу этой информации в цифровую вычислительную машину 8.

Блок управления 4 осуществляет непосредственно взаимодействие с блоком 5 памяти кодов управления, синхронизирует работу о юков 1 — 1 л,определяет время H? решения и формирует сигнал прерывания в цифровую вычислительную машину 8.

В рабоче вычислительной системы можно

Выделить три основных режима: режим решения цифровой вычислительно: машины 8; режим обмена данными решающих блоков 1„, 1, с цифровой вычислительной машиной 8; !

?е?ким решения блокОВ 1 — 1 °

Во зм жна параллельная или последователь.-1ая работа решающих блоков l! — 1, и д!лфровой вгячислительной машины 8, коч орая ог!ределяется KJIQcco."ë решаемых зад :".. !

1ассмОтрим I качестве примера последова гельную с эвместну!э работу- решающих

Ъ!Оков и цифровой вычисл.лтельной машины, !

Отречающу«юся при решении задач оптимал.— нэго «!чравления и мате.латиче-кой Физики, когорых решающие блоки рассматриваются

KdK cчруктур!!ая подпрограмма для повыания производительности цифровой вычислительной машины в области численногс реше: ия, например, систе-. ° дифференциальных и;,IH ал1- брак- еск!лх уравнений„

530337 управления.

Ввод кодов коммутации, управления и настройки может производиться один раз на все время выполнения итеративного вычислительного процесса задачи. При переходе от одного итерационного цикла к другому при выполнении основной программы цифровая вычислительная машина 8 осушествляет только ввод (вывод) числовой информации в блок памяти чисел, причем запись чисел в блок памяти производится непосредственно в процессе выполнения цифровой вычислительной машиной арифметических действий.

Это приводит к исключению затрат времени на передачу числовых данных из оперативного запоминающего устройства цифровой вычислительной машины в блок памяти чи15 сел.

После ввода исходной информации в блоки 3, 5, 6 и 7 запускаются блэки 1 (— 1(. на решение задачи блоком 4 управления в соответствии с кодом управления, передан = ным цифровой вычислительной машиной, В 35 блок 5 памяти кодов управления, При этом происходит переключение цифровой Вь(числительной машины на выполнение другой программы.

В режиме решения блоков 1 ° — 1,, осу-- 4С ществляется одновременный сдвиг информации в ячейках блока памяти чисел тактовыми импульсами блока управления. Останов решсния блоков 1, — 1п происходит при выголнении одного из трех условий: отрабатывает--. - ся число шагов интегрирования, зад.!» эе В ячейке .(ока 5 памяти кодoB управ..==-::!1Я: совпадают (в результате сравнения блоком

4 управления) значения конечных I;10аметр:; -., хранимых в ячейках блока 5 памяти, с текушими значениями,. получаемым!, в б,- Оке

3 памяти чисел в процессе ре1!!ения,; в ре-= зультате сравнения разности текуших значе-. ний параметров блока памяти чисел с задан= ным кодом точности, хранимым в я !ейке o,!! ка памяти кодов управления.

В результате останова решения блоков

1 — 1;, блоком управления вырабать;Вгется

f сигнал, KoTopbIH прерывает ра. Оту ш;фрэвэй г

B первом режиме цифровая вычислительная машина 8 выполняет основную программу. Если при выполнении основной программы встречается необходимость быстро решить систему дифференциальных (алгебраических) уравнений, то цифровая вычислительная машина 8 делает обрашение к решающим блокам, которое заключается в передаче чисел и кодов коммутации, настройки и управления в ячейки соответствуюших блоков о памяти чисел, памяти кодов коммутации, памяти кодов настройки, и памяти кодов вычислителы(ой машины над текушей грограммой, и результаты решения блоков 1 ( полученные в блоке 1амяти чисел, используются цифрэвэ1! Вычислитсльной машиной 8 для продолжения Вьшэ.1нения Вычислений пэ старэй основной программе. Крох!е того, ЦцфРОВаЯ ВЫ-П(С1111; Е.кьнаЯ МаШИНа МЭжЕт ПРОИгвести считыва (ие информации о состоянии решаюших блэ(1эь 1, — 1,. из блэка памяти кодов управления, Ф о р (,. у л ;1 !i з о О р е т с н и я

Вычислительная система, содержашая решаюший блок, coeallaeIIE!bii! через блок памяти чисел с информационными вхэдом и

BbIxoIEoì цифровой Вычислительной машины, блок управления, соединенный двухсторонними сВязям!: с 0JloKCKI па . (ят11 ч(1ссл 11 подключенный перзым н Вторым выходом к управля1ошим входам сээтветственнз цифровой

Выч1 слительпэй ма пш1ь. и реша(ошсгэ блока, адресный Вход блэка памяти чисел подключен к адресн ому ьы ход EIIdp DBo! I Вычислигсльнэй малинн.:, з -: 11 II ч а ю ш а я с я те 1, что, с целью пэвышегп(я быстродействия, в нес Ввсдс!!ы блэки намятп кодов настройки, и;!мяти кэдэв управления п памяти кодов коммуташш, (; реша(ош1!х блоков и кэммутатэр. сэсд!!1101:11ы11 двухсторонними ин (эр;1ац!(эн, .= ..,„;.; c .язя;,115 .- каждь(к(решаю:ш ... блoKoK., нздк, !1очс11нг ., руг:1х5п пнформаш:оннь(ми В.;э э;: В:(хэдэ(м к с этветствую11;им Выходу )i Вхэ 0:1эк 1 памят.:1 чисел, Q управляю!5 !(х1 Вхэдэм — к ВТоро..!ó выходу блэка . I!p&Áë21!I!5- с = динсн11эгэ цвухстэрэнн-г свя я : 1 " =-" c и- яти кэ ов правле-..ия., Выход к=;:, н з псдключс! к 1ц(формационному Вх эд L; рсвэн Вь(!1!сл5!тельно!! г.(ОШ!111Ы> аДРСС. ibi Й ° ИнфЭРГ. . 1Ш(ЭННЬIй ВЫХО— ды которо.! сзеди:-. г .ы =.з тьстственнэ с адреснымии i IUI!!os K! I:I oil! Ibi .11 Входами ВВеден ных бг!Окэ, I...KIE-; -.,-. (хэд каждо.-э решаюше1 э Олэка ПО. K.яо :с .". 0 о зтветству юшемv

Вых ОД(L .. )i .. i!. .. :.; i: . 3 " з15 НВСТрэй11 51 Eb! хэд блэк: п.;..: .; Одз; кз5ммуташш соединен

ВХЭДОХ(," О;;;.;;,;; Ода

15СТ50= -!11 ;! И!515 ;: l!1 1. При .(ятые Eiо Вни((а15ие пон экспо-,-.i;:.".:

1, 11а P.. IT 5, .Мс 3 ч1 Р7 1 1, KJ!, 235Двт св„.",- . 2431 .. С-; 06 J 1/00, 23,09...66,.

3. АВТ,, В„ . !18, - 06 . 1 00, 02.07.62.

4„Ма.. ;opçв -- - . 3 ктj::" гп(т-, с цифровь(е интс:р11,; к1;:.=-»::;..;.i i„."5, . 5 5 -.5!!i!1 4, 1,(6 2, 1; rgО С l

530337

Составитель A. Жерен ов

Редактор Т. Рыбалова Техред Н, Андрейчук Корректор.Н; Ковалева

Заказ 5235/669 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений.и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 "

Филиал ППП Патент, r, Ужгород, ул. Проектная, 4