Устройство для решения систем алгебраических уравлений

 

(и)529468

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К етОРСКОМУ СВИДЕтаЛЬСтВЮ

Союз Советских

Социалистических

Республик (61) исполнительное к авт. свид-ву (22) Заявлено01.04.75 (21) 2119486/24 с присоединением заявки № (23) Приоритет (43) Опубликовано25 09 76,Бюллетень № 35 (45) Дата опубликования описания 02.12.76 (51) М. Кл.

G. 06 д 1/00

) ооударственный комитет

Совета Киниотрав СССР по деии изооретений и открытий (5З) УДК 681.333:

:52 (088.8) (72) Авторы изобретения

В.Д. Самойлов, А.А. Бальва и А.М. Голего (71) Заявитель Институт электродинамики AH Украинской CCP (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ АЛГЕБРАИЧЕСКИХ

УРАВНЕНИЙ

Изобретение относится к вычислительной технике и может быть использовано в аналог<>-цифровых вычислительных системах.

Известны устройства для решения систем алгебраическихуравнений, в которых система алгебраических уравнений решается путем сведения ее к системе дифференциальных уравнений, для чего составляются зам. кнутые цепочки цифровых интеграторов. Решение системы сводится к понижению порядка старшей производной, поступающей на вход первого интегратора fl).

Однако эти устройства имеют сложную конструкцию.

Известно также усройство для решения алгебраических уравнений, содержащее,т) групп из rn регистров памяти коэффициец тов, к выходам которых подключены первыЕ входы соответствующих блоков умножения кода коэффициентов на знак приращения пе ременной, m регистров накопления величин невязок, выходи которых подсоединены к соответствующим входам блока уравновешивания, и тт цифровых интеграторов накоталения переложенных, входи каждого из кото2 рых соединены со вторыми входами 6локав умножения соответствующей группы и с со ответствующими выходами блока уравновешивания t 27.

В связи с параллельным способом обра«, ботки переменных операций умножения приращений переменных на коэффициенты реша1 емой системы и суммирования этих произв дений, выполняемые на комбинационных схф 0 мах умножения и многовходовых комбинационных сумматорах,, требуют больших затрат оборудования даже для систем уравнений невысокого порядка, и сложность уст,ройстве увеличивается по мере увеличения порядка решаемой системц.

Т1елью изобретения является упрощение устройства.

Для этого в предлагаемое устройство введен блок,сйнхронизации, выходы которо о го соединены с соответствующими входами блока . уравновешивания, и lp накапливающих сумматоров строк, входы которых подключены к выходам соответствующих блоков умножения кода коэффициентов на знак

25 приращения переменной каждой группы, а

529468

5 Е, =0,1 Ьх„ (4) где i = )-Ы,, каждая иэ которых поступает на входы соответствующего накапливающего сумматора

3 строки, Сигналы с выходов переполнений каждого накапливающего сумматора 3 стро ки, равные йС. =еч1(а„, ьх,), И)

"поступают на входы соответствующих регистров 4 накопления величин невяэок каждой строки.

В регистрах 4 накапливаются значения невязок (() (0) (()

+аС( (о) (o>

/ kJ g где i =< » а индекс в круглых скобах указывает номер шага вычислений, пои начальных значе- 5 ниях переменных заносятся в регистры 4 накопления величин невязок, величины коэф фициентов при переменных в решаемой сис-» .теме запоминаются в регистрах 1 памяти коэффициентов, а начальные значения перес (2) ((Х. Е Х » выходы подсоединены ко входам соответст« вующих регистров накопления величин невязок.

Va чертеже дана блок-схема предлагаемого устройства. 5

Оно содержит A групп иэ tn регистров

1 памяти коэффициентов, к выходам которых подключены первые входы rn- блоков

2 умножения кода коэффициентов на знак приращения переменной, )ъ накапливающих сумматоров 3 строк, входы каждого из которых соединены с выходами соответствующих блоков 2 умножения каждой группы, .

М регистров 4 накопления величин невязок, входы каждого иэ которых соединены с вы- ходами соответствующих накапливаюших сумматоров строк, блок 5 уравновешивания, вхфды которого соединены с выходами регист. ров 4, а выходы соединены со вторыми вхс дами блоков 2 умножения, блок 6 синхро- . щ ниэации, выходы которого соединены с соответствующими входами блока 5 уравнове«. шивания, и и цифровых интеграторов 7 на-» копления переменных, входы каждого иэ ко-торых соединены с соответствующими выхо.» х дами блока 5 уравновешивания, Предлагаемое устройство работает следующим образом.

Систему линейных алгебраических уравне-, ний вида 30

0 х =О» где

»

O — коэффициенты при переменных, — переменные, можно представить в виде эквивалентной системы уравнений Шеннона. Для решении этой системы переменные задачи поступают на входы устройства в виде вектора приращений, а вектор невязок („ получается интегрированием частных приращений перемен-. ных.

Решение эквивалентной системы уравнений Шеннона сводится к отысканию таких значений переменных )(>, при которых величины невязок с, становятся равными 0 (нулю) .

Перед началом решения начальные значе, ния невязок, вычисляемые по формулам менных заносятся в каждый иэ цифровых интеграторов 7 накопления переменных.

При поступлении первого тактового импульса ь 1 на вход блока 6 синхрони ниэации, на одном из его выходов 8 появляется сигнал а А .(, .поступающий на

/ один иэ входов блока 5 уравновешивания, на одном иэ выходов 9 которого формирует ;ся одноразрядное приращение первой переменной Q.Õ » поступающее на входы 10 блоков 2 умножения кода коэффициентов при неизвестных первой группы системы уравнен. ний на знак прирашения.первой переменной.

На выходах 11 каждого из блоков 2 ум- .

l ножения первой группы появляются величины, равные

Приращение переменной и х „с выхода 9 блока 5 уравновешивания поступает. на вход

12 соответствующего цифрового интегратора 7, в регистре которого происходит накопление переменной Х < .

Далее на вход блока 6 синхронизации поступает очередной импульс л (и на его следующем выходе 8 появляется сигнал М, поступающий на следующий вход блока 5 уравновешивания, на следующем выходе 9 которого формируется одноразрядное прира1 щеиие переменной ь x >, поступающее на входы 10 блоков 2 умножения кода коэффициентов при неизвестных второй группы сиС.темы уравнений на знак приращения второй переменной. На выходах 11 каждого из этих блоков 2 умножения появляются. произведения. где i = <-:m каждое иэ которых поступает на входы со ответствующего накапливающего сумматора

,3 своей строки. Сигналы с выходов пере1 полнений к жпот о накапливающего сумматора строки, равные (2) Г (1)

=er)t(a. Ь) + о 6 ), l (2 2 ()

) де Ь (.. — остаток в накапливающем сумl маторе 3, поступают на входи соответствующих регистров 4 накопления величин не вязок каждой строки (2) (1) (2) . =с

L t

Приращение переменной ь )(с выхода

9 блока 5 уравновешивания поступает на вход 12 соответствующего цифрового интегратора 7, в регчстре которого происходит накопление переменной )(, Далее на вход блока 6 синхронизации

Поступает очередной тактовый импульс h, t и описанный выше-цикл работы устройства повторяется.

Таким образом на К-ом шаге вычислений работа основных блоков устройства мо-; жет быть описана следующими математическими зависимостями

- ьЕ ;" =er t(o; ьх" 1.66; ), Р где i =1-:rn,у=1-. и, (К) (К- 4) (Ю

+ Ь i — сигнал, ф ар мируемый в каждом из регистров 4 накопления величин невязок; (К) (К- 1) (К) Х +Ь,Х вЂ” сигнал> формируемый в каждом из регистров цифровых интеграторов

7 накопления переменных.

Использование m накапливающих сумматоров строк упрощает структуру устройства и сокращает количество необходимого об( рудования, что дает значительный экономический эффект особенно прп сс дании устройств для решения систем алгебраических уравнений высокого порядка.

Формула изобретения

Устройство для решения систем алгебра ических уравнений, содержащее r) группы

)О из rn регистров памяти коэффициентов, к ьйходам которых подключены первые Bxogbl соответствующих блоков умножения кода коэ(",. фициентов на знак приращения переменной, rn регистров накопления велич и невязок, выходы которых подсоединены к соответствующим входам блока уравновешивания, и д цифровых интеграторов накопления пере" менных, входы каждого из которых соединены со вторыми входами блоков умножениф соответствующей группы и с соответствующими выходами блока уравновешивания, о т л и ч а ю щ е е с я тем, что, с целью уп- рощения устройства, оно содержит блок сии хронизации, выходы которого соединены с соответствующими входами блока уравновешивания, и и накапливающих сумматоров строк, входы которых подключены к выходай соответствующих блоков умножения кода ко+ эффициентов на знак приращения переменной

ЗО каждой группы, а выходы подсоединены ко входам соответствующих регистров накопления величин невязок.

Источники информации, принятые во внимание при экспертизе изобретения;

1. Неслуховский К. С. цифровые дифференциальные анализаторы, М. Машиностроение, 1968 г.

2. Пухов Г. K. Избранные вопросы теории математических машин, Изд. АН УССР, Киев, 1964 г., стр. 172 (прототип) 529468

Составитель А. Маслов

Редактор B. Дибобес Техред М. Левицкая КорректорЛ, Боринская

Заказ 5321/90 Тираж 864 Подписное

11НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4