Ячейка памяти
(61) Дополнительное к авт. свид-ву (22) Заявлено 22.01.74 (21) 1992888/24 с присоединением заявкн ЛЪ
Гу ул и тае ;|й
Сееета Иииистрее СССР ра делам иеебретеиие и рткрьгий (23) Приоритет
Опубликовано 15.04.77. Бюллетень № 14
Дата опубликования описанич 01.06.77 (53) УДК 628.327.6 (088.8) (7э1 А:,т, -.ы изобретения В. П. Волиогон, А. А. 1йолчанов, Л. С. Ситников и Л. Л. Утяков (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ
Изобретение относится к микроэлектронике и может быть использовано в автоматике, в цифровой измерительной и вычислительной технике в качестве десятичного элемента при построении регистров, делителей частоты, буферных накопителей, выполненных в виде больших интегральных схем.
Известна ячейка памяти, содержащая емкостный накопитель. Однако большое значение величины емкости конденсатора самонастройки препятствует реализации ячейки в виде твердой интегральной схемы. Наиболее близким к изобретению техническим решением является ячейка памяти, содержащая регистр сдвига, элемент «И», элемент «ИЛИ» и тактовую шину. Эта ячейка характеризуется значительной сложностью схемы, существенно снижающей ее надежность.
В описываемой ячейке для повышения надежности выходы двух последних разрядов регистра соединены со входами элемента
«ИЛИ», выходы всех разрядов регистра соединены с соответствующими входами элемента «И», выход которого соединен со входами установки нуля второго, третьего и четвертого разрядов регистра и с выходом ячейки, управляющие входы всех разрядов регистра соединены с тактовой шиной.
На фиг. 1 изображена упрощенная блоксхема описываемой ячейки; на фиг. 2 — таблица состояний каждого разряда регистра; на фиг. 3 — временная диаграмма, поясняющая работу ячейки как фазоимпульсного элемента.
5 Описываемая ячейка памяти содержит двухвходовый элемент «ИЛИ» 1, выход которого соединен со входом первого разряда 2 регистра сдвига, его выход — со входом второго разряда 3, выход разряда 3 — со входом
10 третьего разряда 4, его выход — со входом четвертогG разряда 5 и с первым входом элемснта «ИЛИ» 1. Выходы каждого из четырех разрядов 2, 3, 4 и 5 регистра соединены с соответствующими входами элемента «И» 6, 15 выход которого включен в цепь сброса второго 3, третьего 4 и четвертого 5 разрядов регистра, а также соединены с выходной клеммой 7. Источник тактовых сигналов соединен с разрядами 2, 3, 4 и 5 регистра через
20 клемму 8.
В первый разряд 2 предварительно обнуленного регистра записывается «единица», временное положение которой относительно спорных импульсов соответствует записыва25 емому числу (см. фиг. 2, положение «О»).
При поступлении через клемму 8 тактируюгцих импульсов «единица» из первого разряда 2 сдвигается во второй разряд 3, затем из второго разряда 3 — в третий 4 (см. фиг. 2, З0 положения «1» и «2»). В следующем такте
554559
Формула изобретения
Фиг. 2
Составитель В. Гордонова
Техред А, Камышникова
Корректор А. Николаева
Редактор Л. Тюрина
Заказ 999/10 Изд. ¹ 392 Тираж 735 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, 7К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
«единица» поступает одновременно в первый разряд 2 через элемент «ИЛИ» 1, и в четвертый разряд 5 регистра.
Таким образом, в результате воздействия трех тактовых импульсов в регистр записываются две «единицы» (см. фиг. 2, положение «3»).
В последующие тактовые интервалы в устройстве сдвигаются две «единицы» (см. фиг.
2, положения «4» и «5»), и в момент воздействия шестого тактового импульса в регистр записывается третья «единица» (см. фиг. 2, положение «6»). Аналогично в течение последующих трех тактов происходит сдвиг трех
«единиц» (см. фиг. 2, положения «7» и «8») и в момент воздействия девятого тактового импульса (см. фиг. 2, положение «9») во всех разрядах регистра записываются «единицы».
Это приводит к срабатыванию элемента «И»
6, который вырабатывает импульс, устанавливающий в момент воздействия десятого тактового импульса второй 3, третий 4 и четвертый 5 разряды регистра в нулевое положение, что соответствует записи в регистр исходного кода 1000 (см. фиг. 2, положение «О»).
В дальнейшем цикл работы схемы повторяется.
В результате введения обратной связи с выхода третьего разряда регистра на вход элемента «ИЛИ», а также организации связей всех разрядов регистра с соответствующими входами схемы «И», и ее выхода — со входами установки «нуля» второго, третьего и четвертого разрядов регистра удается существенно упростить схему. При этом значительно уменьшаются площадь кристалла, стоимость изделий и увеличиваются процент выхода, надежность.
Ячейка памяти, содержащая регистр сдвига, элемент «И», элемент «ИЛИ», и тактовую шину, отличающаяся тем, что, с целью повышения надежности ячейки, в ней выходы двух последних разрядов регистра соединены со входами элемента «ИЛИ», выходы всех разрядов регистра соединены с соответствующими входами элемента «И», выход которого соединен со входами установки нуля второго, третьего и четвертого разрядов регистра и с выходом ячейки, управляющие входы всех разрядов регистра соединены с тактовой шиной.
