Устройство синхронизации регенераторов и оконечных станций систем с временным уплотнением

 

(и) 560352

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Соввтскик

Соииалистическик

Рвоиублик (61) Дополнительное к авт. свид-ву (22) Заявлено 11.05.75 (21) 2133287/09 (51) М. Кл. H 04L 7/06 с присоединением заявки № (23) Приоритет

Государственный комитет

Совета Министров СССР

IIo делам изобретений к открытий

Опубликовано 30.05.77. Бюллетень № 20 г 1

Дата опубликования описания 07.07.77 (53) УДК 621.394.662 (088.8) (72) Авторы изобретения

В. П. Панкратов и А. Н. Батутин (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРОВ

И ОКОНЕЧНЫХ СТАНЦИЙ СИСТЕМ С BPEMEHHblM

УПЛОТНЕНИЕМ

Изобретение относится к электрической связи и может использоваться в регенераторах и оконечных станциях цифровых систем связи совместно с элементами тракта хронирования.

Известное устройство синхронизации регенераторов и оконечных станций систем с временным уплотнением содержит последовательно соединенные преобразователь, дифференцирующий блок, формирователь стробов, элемент задержки и решающий блок, к другим входам которого подключен вход преобразователя.

Однако известное устройство обладает низкой помехоустойчивостью.

Цель изобретения — повышение помехоусойчивости.

Для этого в устройство синхронизации регенераторов и оконечных станций систем с временным уплотнением, содержащее последовательно соединенные преобразователь, дифференцирующий блок, формирователь стробов, элемент задержки и решающий блок, к другим входам которого подключен вход преобразователя, введен анализатор моментов регистрации сигналов, прп этом информационный вход анализатора моментов регистрации сигналов соединен с входом преобразователя, тактовый вход — с выходом формирователя стробов, а выход анализатора моментов регистрации сигналов подключен к управляющему входу элемента задержки. Кроме того, анализатор моментов регистрации сигналов содержит блок задержки, выходы которого, кроме одного, через последовательно соединенные блок сравнения, блок накопителей и блок сумматоров подключены к входам делителя напряжения, причем один из выходов блока задержки через элемент задержки подключен к входу расширителя импульсов, один

10 выход которого подключен к входам блока сумматоров и делителя напряжения, а другой выход — к другому входу блока сумматоров, кроме того, выпрямитель подключен к информационным входам блока сравнения, причем

15 вход выпрямителя является информационным входом анализатора моментов регистрации сигналов, вход блока задержки — тактовым входом, а выход делителя напряжения — выходом анализатора моментов регистрации

20 сигналов.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство содержит последовательно со25 единенные преобразователь 1, дифференцирующий блок 2, формирователь стробов 3, элемент задержки 4 и решающий блок 5, к другим входам которого подключен вход преобразователя 1. Устройство содержит также

3о анализатор 6 моментов регистрации сигналов, 560352 при этом информационный вход анализатора

6 соединен с входом преобразователя 1, тактовый вход — с выходом формирователя стробов 3, а выход анализатора 6 подключен к управляющему входу элемента задержки 4.

При этом анализатор 6 содержит блок задержки 7, выходы которого, кроме одного, через последовательно соединенные блок сравнения 8, блок накопителей 9 и блок сумматоров 10 подключены к входам делителя напряжения 11, причем один из выходов блока задержки 7 через элемент задержки 12 подключен к входу расширителя импульсов 13, один выход которого подключен к входам блока сумматоров 10 и делителя напряжения 11, а другой выход — к другому входу блока сумматоров 10. ICpoMe того, выпрямитель 14 подключен к информационным входам блока сравнения 8, причем вход выпрямителя 14 является информационным входом анализатора

6, вход блока задержки 7 — тактовым входом, а выход делителя напряжения 11 — выходом анализатора 6.

Устройство работает следующим образом.

Получение управляющего напряжения для элемента задержки 4, пропорционального временному сдвигу максимального значения амплитуды элемента линейного сигнала, происходит следующим образом. Тактовые импульсы (ТИ) снимаются с элемента задержки 4.

С помощью элементов задержки 15, 16, 17, 12 и элементов совпадения 18, 19, 20 обеспечивается получение трех отсчетов элемента линейного сигнала на входе преобразователя 1, отстоящих друг от друга на четверть длительности импульса. Значения этих отсчетов подаются на накопительные элементы 21, 22, 23 с делителями напряжений, на выходе которых получаются напряжения, пропорциональные значению коэффициентов при отсчете, согласно выражению 21F (1) + а2F (4) + 3F (4) 1 F (1), b2F (2) + b3F (3) где 1ь 12, tç — моменты отсчета и определяемое положение максимального значения амплитуды элемента сигнала.

2 2 2 2 2 2

Q : 2 — 3, G : t3 — 1, Q : 1 t2; 1 t2 t3j g t3 ty> 3 1 2>

F (tg), F (t2), F (t3) — значения отсчетов в моМЕНТЫ t1, 12, 4.

Эти напряжения подаются на сумматоры

24, 25, с которых в течение времени т,/2 снимаются и подаются на делитель напряжения 11, 5

15

Полученное на его выходе напряжение является управляющим напряжением для элемента задержки 4, которое и обеспечивает совпадение момента стробирования с максим умом амплитуды элемента сигнала. При этом с сумматора 24 напряжение делится на два.

Элемент задержки 12 и расширитель импульсов 13 предназначены для обеспечения нормальной работы сумматоров 24, 25 и делителя напряжения 11, а выпрямитель 14— для инвертирования отрицательных элементов линейного сигнала в случае применения двухполярного кода.

Выполнение устройства в таком виде позволяет упростить схему тракта синхронизации, снизить его стоимость и повысить наде2кность функционирования всей системы, Формула изобретения

1. Устройство синхронизации регенераторов и оконечных станций систем с временным уплотнением, содержащее последовательно соединенные преобразователь, дифференцирующий блок, формирователь стробов, элемент задержки и решающий блок, к другим входам которого подключен вход преобразователя, отличающееся тем, что, с целью повышения помехоустойчивости, введен анализатор моментов регистрации сигналов, при этом информационный вход анализатора моментов регистрации сигналов соединен с входом преобразователя, тактовый вход — с выходом формирователя стробов, а выход анализатора моментов регистрации сигналов подключен к управляющему входу элемента задержки.

2. Устройство по п. 1, отл и ч а ющееся тем, что анализатор моментов регистрации сигналов содержит блок задержки, выходы которого, кроме одного, через последовательно соединенные блок сравнения, блок накопителей и блок сумматоров подключены к входам делителя напряжения, причем один из выходов блока задержки через элемент задержки подключен к входу расширителя импульсов, один выход которого подключен к входам блока сумматоров и делителя напряжения, а другой выход — к другому входу блока сумматоров, кроме того, выпрямитель подключен к информационным входам блока сравнения, причем вход выпрямителя является информационным входом анализатора моментов регистрации сигналов, вход блока задержки — тактовым входом, а выход делителя напряжения — выходом анализатора моментов регистрации сигналов.

560352

1 !

I !

I ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

I .1 ! ! ! ! !

Составитель И. Тюрина

Техред Л. Котова

Редактор E. Дайч

Корректор Н. Аук

Типография, пр. Сапунова, 2

Заказ 1461/9 Изд. № 484 Тираж 815 Подписное

LIHHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5