Устройство для синхронизации импульсных последовательностей

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Саюз Соевтскм»

Соцлеалмстммеснм»

Республик (1 )611294 (61) Дополнительное к авт. свил.-ву (22) Заявлено 08.12.75{2!) 2196319/18-21 (51) М. Кл,-" с присоединением заявки № (23) Приоритет

Н .ОЗК5/00

Геаудаастаенный каннтет

Совета Ннннетраа СССР

llo делам нэебретеннй н еткеытнй (43) Опубликовано 15 06 78Бюллетень №22 (53) УДК 621.374.38

{ 088.8) (45) Дата опубликования описания 12.05.78 (72) Авторы изобретении

В. H. Родионов, М. А. Федоров, А, П. Андреев, В. Г. Герасимов и В. И. Лопухов

Куйбышевский ордена Трудового Красного Знамени авиационный институт им. акад. С, П, Королева (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к радиотехнике и может быть испопьзовано в устройствах автоматики и вычиспитепьяой техники.

Известно устройство дпя синхронизации импульсных поспедовательностей, содержашее 9-триггер-датчик опорной частоты и два депитепьных блока. содержащие Я.З-триггеры памяти, эпементы И-НЕ и входные

RS -триггерй, единичные входы которых соединены с шинами синхронизируемых поспедоватепьностей, а единичные выходыс первыми входами первых элементов И НЕ, вторые входы которых соединены с выходами

Q - триггера-,датчика и первыми входами вторых элементов И-НЕ )1).

Однако это устройство имеет сравннтепьно невысокое быстродействие и низкую точность работы.

1(emü изобретения — повышение быстродействия устройства и повьпцение точности его работы.

Дпя этого в устройстве дпя синхронизации импульсных поспеаоватепьностей в каждый депитепьный блок введены эпемент И-НЕ сброса и выходной эпемент И-НЕ, первые входы которых обьепинены и подключены к единичному выходу R,S-триггера памяти, при этом выходы первых эпементов И-НЕ соединены со вторыми входами элементов

5 И-HE сброса и единичными входами RS-триггеров памяти, нупевые входы которых соединены с выходами вторых элементов И-НЕ, их вторые входы подкпючены к нулевым выходам входных ЯЬ"триггеров, нупевые вхоl0 ды последних подсоединены к выходам элементов И-HE сброса, причем вторые входы выходных эпементов И-HE соединены с противоположными выходами 5; — триггера-датчика, а выходы подключены к выходным шинам.

На чертеже приведена принципиапьная электрическая схема предлагаемого устройства.

Устройство дпя синхронизации импупьсных последоватепьностей содержит D- триггер-датчик 1 опорной частоты и два целительных блока 2 и 3, содержашие RS" триггеры 4 и 5 памяти первые эпементы И-НЕ

6 и 7, вторые элементы И-HE 8 и Г, выходные элементы И-НЕ 10 и 11 и входные

611294

ВЬ - триггеры 12 и 13,единичные входы которых соединены с шинами 14 и 15 синхронизируемых последовательностей Рг. и 7<, а единичные выходы - с первыми входами первых элементов И-НЕ 6 и 7, вторые входы которых соединены с выходами D" триггера-датчика 1 и первыми входами вторых элементов И-HE 8 и 9.

Первые входы выходных элементов

И-НЕ 10 и 1 1 обьединены и подкпючены к еди- о ничным выходам М-триггеров памяти 4 и 5, депитепьных блоков 2 и 3, Выходы первых элементов. И-НЕ 6 и 7 соединены с вторыми входами эпементов И-НЕ 16 и 17 сброса и единичными входами К3-триггеров памяти

4 .и 5, нулевые входы которых соединены с выходами вторых элементов И-НЕ 8 и 9, вторые входы последних подключены к нулевым выходам входных К5гтриггеров 12 и

13, нулевые входы которых подсоединены 20 к выходам элементов И-НЕ 16 и 17 сброса. Вторые входы выходных элементов И-НЕ

10 и 11 соединены с противопопожными выходами D-триггера-датчика 1, а выходы подключены к вьгходным шинам 18 и 19.

Устройство для синхронизации импупьсных последовательностей работает спедую.чим образом.

На вход 2OD-триггера-датчика 1 поступает опорная частота О. На выходах 21 и 22 D-триггер-датчик 1 вырабатывает две несовпадающие импульсные последовательности положительных импульсов F O

I и F<, сдвинутые по фазе на период часто 35 ты Д

Каждый отрицатепьный импульс, например частоты F на шине 1 4 устанавпивает входной триггер 1 2 в единичное состояние, при котором с его выхода на вход элемента

И HE 6 поступает разрешающий потенциал.

В результате первый попожительный импульс частоты g(проходит через открытый элемент И-HE 6 и устанавпивает триггер

4 памяти в единичное состояние при этом

45 на элементы И-HE 10 и 16 с его единичного выхода поступает разрешающий потенциал.

Задним фронтом первого импульса о входной триггер 12 через элемент H-HE

16 устанавпивается в нулевое состояние, при этом с его выхода на вход элемента

И-HE 8 поступает разрешающий потенциал.

Второй импульс частоты Рщ проходит через открытый элема:.т И-НЕ 8 и устанавливает триггер 4 памяти в нулевое состояйие.

Таким образе м, выходной элемент H-H E

16 открывается только на время периода частоты Pg> . В течение этого времени на выход элемента И-НЕ 10 проходит один импульс частоты Р, В результате на

1 каждый импульс частоты, поступающей на шину 14, устройство пропускает на выход эпемента И-НЕ 6 один импульс частоты

P, Частота Fg, поступающая на шину 15, анапогично синхронизируется с частотой

F0 сдвинутой относительно частоты F h на период опорной частоты Р, что приводит к появпениюнавыходныхшинах 18 и

l9 устройства двух импульсных поспедовате пьностей „с Г,спроектированные на разнесенные импульсные последовательности iGGToT F рф и F рр °

Формула изобретения

Устройство дпя синхронизации импульсных после дова те пьностей, содержащее Ll; триггер-датчик опорной частоты и два делитепьных блока,содержащие R.Ü-триггеры памяти, элементы И-НЕ, входные К триггеры, единичные входы которых соединены с шинами синхронизируемых последовательностей, а единичные выходы — с первыми входами первых элементов И-НЕ, вторые входы которых соединены с выходами Д-триггера-датчика и первыми входами вторых элементов И-НЕ, о т л и ч а ющ е е с я тем, что,с целью повышения точности работы,в каждый депитепьный блок введены элементы И-HE сброса. и выходной элемент И-НЕ, первые входы которых объединены и подкпючены к единичному выходу . - триггера памяти, при этом выходы первых элементов И-HE соединены со вторыми входами элементов И-НЕ сброса и единичными входами RS-триггеров памяти, нулевые входы которых соединены с выходами вторых элементов И-НЕ, вторые входы которых подключены к нулевым выходам входных ЯЬтриггеров, нулевые входы которых подсоединены к выходам элементов И-НЕ сброса, причем вторые входы выходных эпементов

И-НЕ соединены с противоположными выходами Ц-триггера-датчика, а выходы подключены к выходным шинам.

Источники информации, принятые. во внимание при экспертизе:

1, Авторское свидетельство %3 219 31, кл. Н 03 К 5/00, 1970.

611ао4

Составитель С. Маценко

Редактор Т, Янова ТехРед H. БабУРка !<оРРектоР Л. Небопа

Заказ 3168/44 Тираж 1086 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по депам изобретений и открытий

113035, Москва, ) (-35, Раушская наб., д. 4/5

Филиап ППП "Патент", г. Ужгород, ул. Проектная, 4