Устройство для выделения сигналов фазового пуска

 

(63) Доиолнитщьное. к авт. твид-ву

Р ) 3«»6 009.0 7.73 (21) 1 9426 95/09 (Й) М, Кл, 2

H 04 L 7/06

Гкударатвеины| немнтет

Мата MINNCTpN cnp в делам наебретеннй и атнрмтий (23) Приоритет: (43) Оп бликовано25.09.77.Дюлдет@нь Ие 35 (45) Дйтй Опубликования Ойнсавни 25. 10,77 (Я) гД (621.394. .662.2 (088.8) И. Ф. Хомич

Пензенский завод-ВТУЗ при заводе ВЭЯ (филиал Пен енскоа.о политехнического инстйту та) (71) заявитель (54) устройство для Выдкдянил

СИГНЛЛОВ е AÇÎÂOÃÎ ПУХЛ

Изобретение относится к технике связи и может использоваться в устройствах синхронизации для яомехоустойчивого выделения сигналов фазового пуска или адресных команд. 5

Известно устройство для выделения сигналов фазового пуска, содержащее последовательно соединенные делитель частоты, генератор посылки фазового пуска и коррелятор, а также пороговый блок. 30

Такое,чстройство имеет недостаточно высокую помехозащищенность при работе по каналам связи, где ошибки группируются в пачки.

1Яель изобретения — повышение помехоустойчивости устройства — достигается благодаря тому, что в него согласно изобретению введен блок вьгчисления длины пачек ошибок, а выход коррелятора через блок вычисления длины пачек ошибок подклю- 2С чен к входу порогового блока, к другому входу которого подключен выход делителя частоты.

Блок вычисления пли:i»r пачек ошибок включает блок выделения чегных и нечетных ошибок, выходы которого через последовательно соединенные счетчики длины интервалов ошибок, элемент ИЛИ и сумматор подклгочены к входу накопителя ошибок, выход которого подключен ко второму входу сумматора.

Блок выделения четных и нечетных ошибок включает триггер, выходы которого подключены соответственно к одним входам элементов И, к другим входам которых подключены входы триггера.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для выделения сигналов фазового пуска содержит последовательно соединенные делитель частотьг 1 генератор 2 посылки фазового пуска и коррелятор 3, а также пороговый блок 4 и блок 5 вьгчисления длины пачек ошибок. Выход коррелятора

3 через блок 5 вычисления длины пачек ошибок подключен к входу порогового блока

4, к другому входу которого подключен выход делителя частоты 1.

Блок 5 вычисления длины пачек ошибок содержит блок 6 выделения четных и нечет5 73900 ных ошибок, выходы которого черсз последов"тельно соединенные счетчики 7, 8 длины интервалов ошибок, элемент ИЛИ 9 и сумматор 10 подключены к входу накопителя ошибок 11, выход которого подключен 5 ко второму входу сумматора 10.

Блок 6 вьщеления четных и нечетных ошибок включает триггер 12, выходы котс рого подключены соответственно к одним входам элементов И 13, 14, а входы под- О соединены к другим входам этих же элементов И.

Устройство работает следующим образом.

Генератор 2 вырабатывает rl -значные комбинации сигналов фазового пуска или адресных команд, которые сравниваются позначно с последовательностью из канала связи в корреляторе 3. На выходе коррелятора 3 появляются единичные сигналы при несовпадении сравниваемых знаков, которые О поступают в блок 5 вычисления длины пачек ошибок. Каждой нечетной ошибке в принимаемой последовательности соответствует запуск счетчика 7 считывание (со сбросом) показаний счетчика 8. а каждой четной ошиб- ке — запуск счетчика 8 и считывание (со сбросом) показаний счетчика 7.

Значения интервалов между ошибками в двоичном коде со счетчиков 7 и 8 через элемент ИЛИ 9, сумматор 10 заносятся в накопитель ошибок 11. На второй вход сумматора 10 поступают предыдущие результаты, хранящиеся в накопителе ошибок

11. Благодаря этому в накопителе ошибок

1 35

11 содержится кодовое двоичное число, определяющее длительность пачки ошибок в принимаемой посылке., Под дпиной пачки ошибок понимается числа двоичных знаков между первым и последним ошибочными

40 знаками.

Если при корреляционном сравнении и знаков посылки длина пачки ошибок не превышает значения, записанного в пороговом ю блоке 4, то по сигналу с делителя частоты

1 пороговый блок вьщает фазирующий сигнал. В противном случае поиск синхронсигнала продолжается.

Устройство для вьщеления сигналов фазового пуска в каналах связи с группированием ошибок обеспечивает помехоустойчявое выделение фазируюших или адресных сиги алов. уор мула изобретения

1. Устройство для выделения сигналов фазового пуска, содержащее последовательно соединенные делитель частоты, генератор посылки фазового пуска и коррелятор, а также пороговый блок, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введен блок вычисления длины пачек ошибок, а выход коррелятора через блок вычисления длины пачек ошибок подключен к входу порогового блока, к другому входу которого подключен выход делителя частоты.

2. Устройство по п. 1, о т и и ч аю щ е е с я тем, что блок вычисления длины пачек ошибок включает блок выделения четных и нечетных ошибок, выходы которого через последовательно соединенные счетчикй длины интервапов ошибок, элемент ИЛИ и сумматор подключены к входу накопителя ошибок, выход которого подключен. ко второму входу сумматора.

3. Устройство по п. 2, о т л и ч аю ш е е с я тем, ч:о блок вьщеления чу ных и нечетных ошибок содержит триггер, выходы которого подключены соответственно к одним входам элементов И, другие входы которых объединены со входами триг гера.

5 73900

Составитель Т. Маркина

Редактор Г. Котельский Техред Н. 3олотовскак Корректор И. Гокси

3аказ 3779/43 Тираж 815 П однисное

HHHHllH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Филиал ППП Патент", r, Ужгород, ул. Проектная, 4