Запоминающий элемент

 

И1ТЧ ы1 Т г% ; "

ОЛИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (I i) 57992l

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 06.06.75 (21) 2142166/24 с присоединением заявки № (23) Приоритет

Опубликовано 30.08,77. Бюллетень ¹ 32

Дата опубликования описания 31.08.77 (51) М. Кл. - G 11С 11! 40

Государственный комитет

Совета Министров СССР (53) УДК 681.327.66 (088.8) по делам изобретений и открытий (72) Авторы изобретения

А. С. Федонин, Ю. И. Кузовлев и Л. Ф. Прошенко (71) Заявитель (54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ

Изобретение относится к вычислительной технике.

Известен инжекционный запоминающий элемент, содержащий первый и второй транзисторы р — и — р типа, эмиттеры которых подключены к первой шине питания, а базы— к второй шине питания, третий и четвертый транзисторы и — р — и типа с перекрестными связями, пятый и шестой транзисторы р — n — р типа, подключенные к информационным шинам и обеспечивающие считывание и запись информации (1).

Известный запоминающий элемент имеет существенные недостатки — низкое быстродействие и малый ток считывания, требующий создания высокочувствительных усилителей считывания. Эти недостатки объясняются малой величиной коэффициента передачи р—

n — р-транзисторов, связанных с информационными шинами.

Наиболее близок по техническому решению к изобретению запоминающий элемент, содержащий первый и второй транзисторы р — n — р тина, эмиттеры которых подключены к первой шине питания, третий, четвертый, пятый и шестой транзисторы и — р — и типа, причем база пятого транзистора соединена с базой третьего транзистора, с эмиттером четвертого транзистора и коллектором первого транзистора, база четвертого транзистора с базой шестого транзистора, эмиттером третьего транзистора и коллектором второго транзистора, эмиттер пятого транзистора подключен к первой информационной шине, а

5 эмиттер шестого транзистора — к второй информационной шине, и шнньг пптания (2J.

Недостатком известного за помина ющего элемента является большой ток, протекаю10 щий в информационных нгинах при записи информации, что 01 рани ILIII3eT оыстродействие и снижает надсгкность р3.00ты запомнн310щеГО элемент2, так к2к можe i вызывать соои В запоминающих элементах, ооъсднненных 0015 щими информационными шинами. Этот недостаток объясняется тем, что запись информации в такой заномннающнй элсмсllT Ilpoklcxoдит за счет протекания 0330201 тока включенного и — р — гг-транзистора в ннсрормацнон20 ную шину, туда же Тс låò i! коллскторный ток и — р — !г-Tp3HHIIcTop2, связанного Hlirpopìационной шиной, который в В раз больше базового тока, где  — коэффициент усилення

n — р — n-транзистора, связанного с ннформа25 ционной шиной. Б результаге в ннформацнонную шину втекает ток, в (l) — -1) раз бо ibkiliiil тока, неооходнмого д.151 3211!iсн.

Цель изобретения — повышение быстродействия запоминающего элемента при запи30 си информации и надежности его работы за

570921

10 счет снижения величины тока записи в информационных шинах.

Это достигается тем, что в запоминающем элементе база первого транзистора соединена с коллекторами третьего и пятого транзисторов и с второй шиной питания, а база второго транзистора — с коллекторами четвертого tt шестого транзисторов и с третьей шиной питания.

На чертеже представлена принципиальная электрическая схема предлагаемого запоминающего элемента.

Она содержит транзисторы 1, 2 р — и — р типа; транзисторы 3 — б и — р — n типа; информационные шины 7, 8; первую шину 9 питания (словарная шина); вторую 10 и третью 11 шины питания.

Предлагаемый запоминающий элемент работает следующим образом.

В режиме хранения информации потенциал на информационных шинах 7 и 8 поддерживают на уровне

С7инф. ш .- висл. ш Up гДе У„ш1, „, — потенЦиал на инфоРмационных шинах;

Up„„, — потенциалы tta словарной шине;

Uo — падение напряжения на открытом переходе база — эмиттер.

При этом ток из словарной шины 9 протекает через эмиттерные переходы р — n — ртранзисторы 1 и 2 в шины 10 и 11 соответственно. Коллекторный ток р — п — р-транзисторов 1 и 2 через эмиттерные переходы и — р — итранзисторов 5 и б протекать в информационные шины 7 и 8 не может, так как для этого потенциал информационных шин должен быть не выше, чем 7инф.ш (сл.ш — Uкн — Up, где U, напряжение коллектор — эмиттер насыщенного р — n — р-транзистора, Коллекторный ток р — n — р-транзисторов 1 и 2 является базовым током n — р — n-транзисторов 3 и 4 соответственно, работающих в инверсном включении.

Благодаря наличию перекрестных связей между транзисторами 3 и 4 и при условии идентичности и — р — n-транзисторов 1 и 2 базовые и коллекторные тока и — p — n-транзисторов 3 и 4 равны между собой, если инверсный коэффициент усиления транзисторов 3 и

4 и Вш„)1, транзисторы 3 и 4 ооразуют бистабильную триггерную ячейку, в которой один из транзисторов открыт, например транзистор 3, а другой — транзистор 4 — закрыт.

На базе открытого транзистора 3 поддерживается высокий уровень, равный Up —, „,—

U„,, а на базе транзистора 4 †низк, равный

U ..ш — Up — U;„ где U„, напряжение коллектор — эмиттер насыщенного и — р — п транзистора 3, в инверсном включении.

Таким ооразом, обеспечивается хранение информации.

11ри считывании информации потенциал на информационных шинах 7 и 8 устанавливают

Ug, — 2U — U U 4,, (Upg,, — U U

Так как база транзистора 5 соединена с базой транзистора 3, то через эмиттерный переход транзистора 5 течет ток в информационную шину 7 и на ней устанавливается уровиь инф.ш — - сл.ш U;н Up °

В рсзультате между информационными шинами 7 и 8 образуется разность потенциа"otÄ, которая и улавливается усилителем считывания.

Для записи информации в предлагаемый запоминающий элемент необходимо на одной из информационных шин, например на шине

7, оставить потенциал режима хранения или несколько повысить его, а на шине 8 понизить потенциал до уровня - нф.ш --- 7с .ur 2 o.

При этом через эмиттерный переход n — р— и-транзистора 6 течет ток в информационную шину 8 и вызывает включение транзистора 6, коллекторный ток которого является базовым током p — п — р-транзистора 2. Возрастание базового тока транзистора 2 приводит к увеличению его коллекторного тока, который является и коллекторным током транзистора 3, в то время как базовый ток транзистора 3 остается неизменным на уровне режима хранения, В результате возрастания коллекторного тока транзистор 3 выходит из насыщения, перестает шунтировать базу транзистора 4 и последний включается.

Так как коэффициент усиления транзистора

3, работающего в инверсном режиме, мал (-3 — 5), то для быстрого выхода его из насыщения достаточно, чтобы ток коллектора превысил ток базы в 10 раз, Г1ри токе базы транзистора 3 на уровне

10 мкА, достаточно развить коллекторный ток

-100 — 200 мкА в информационную шину 8 необходимо пропустить такой же ток. Следовательно, не требуется развития больших токов в информационных шинах 7 и 8 во время записи, что существенно повышает быстродействие и надежность работы элемента.

Включение транзистора 4 приводит к шунтированию базы транзистора 3 и к его выклю. чению. В результате запоминающий элемент оказывается переведенным в другое состояние.

При неооходимости изменить информацию иа противоположную понижают потенциал на информационной шине 7 по описанному принitипу, и запоминающий элемент изменяет свое состояние.

Выполнение запоминающего инжекционного элемента в соответствии с предлагаемойэлектрической схемой позволило получить высо570921

Составитель Гуркин»

Техред E. Хмелева

1(орректор Л. Брахнина

Редактор И. Грузова

Подписное

Заказ 1932/18 Изд. г1ь 697 Тираж 738

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5Ê-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 кую плотность компоновки в интегральном исполнении.

Технико-экономический эффект изобретения заключается в повышении быстродействия запоминающего элемента при записи информации и надежности его работы за счет снижения величины тока записи в информационных шинах.

Формула изобретения

Запоминающий элемент, содержащий первый и второй транзисторы р — и — р типа, эмиттсры которых подключены к первой шине питания, третий, четвертый, пятый и шестой транзисторы и — р — и типа, база пятого транзистора соединена с базой третьего транзистора, с эмиттером четвертого транзистора и с коллектором первого транзистора, база четвертого транзистора соединена с базой шестого транзистора, с эмиттером третьего транзистора и с коллектором второго транзистора, эмиттер пятого транзистора подключен к первой информационной шине, а эмиттер шестого транзистора — к второй информационной шине, и,шины питания, отличающийся тем, что, с целью повышения надежности элемента, в нем база первого транзистора соединена с коллекторами третьего и пятого транзисто10 ров и с второй шиной питания, а база второго транзистора соединена с коллекторами четвертого и шестого транзисторов и подключена к третьей шине питания, Источники информации, принятые во вни15 мание при экспертизе

1. IEEEj of Solid State Circuits Sc-8, 1973, Ъг5 р 332

2. Патент США № 3643235, кл. 340 — 173, опублик. 1970.