Элемент памяти

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (»)681856

1 (61) Цополнительное к авт. свид-ву

1 ОВа .%с" д (22) Заявлено 12.07.76 (21) 2382371/18-24 (51) М. Кл.

Я 11 С 11/00 с присоединением заявки № (23) Приоритет (43) Опубликовано 06,02.78,-1Бюллетень №5 (45) Дата опубликования описания 17, 03.73.

Государственный комитет

Совета Министров СССР

on делам изобретений и открытий (53) УДК 681.327, . 66 (088.8) (72) Авторы изобретения

И. Н. Белякова, E. В. Бунина и А. Д. Вьюгина (71) Заявитель (54) ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к автоматике и вычислительной технике, а именно к элементам памяти емкостью в один бит.

Известны элементы памяти (ЭП), где в качестве запоминающего элемента применяются триггеры, подразделяемые.на асинхронные и тактируемые, выполненные на логических элементах (1) .

Наиболее близок к предлагаемому элемент памяти, содержащий тактируемый триггер на четырех элементах 2И вЂ” НЕ и шины питания и нулевого потенциала (2) .

Для работы этих схем необходим генератор тактовых импульсов, что усложняет схему и неприемлемо для малогабаритной аппаратуры.

Эти схемы неустойчивы против помех и малостабильны, так как для устойчивой их работы необходимы определенные временные соотношения между тактирующим импульсом и информационным сигналом.

Цель изобретения — повышение помехозащи щен ности схемы.

Это достигается тем, что в элемент памяти введены делители напряжения и дифференцирующая RC-цепь, входы которых подключены соответственно к шине питания и к шине нулевого потенциала, а выходы — ко входам тактируемого триггера.

Схема элемента памяти приведена на чертеже.

Тактируемый триггер 1 состоит из элементов

2И вЂ” НЕ 2 — 5. Вход 6. элемента 2 подключен через делитель напряжения 7 на резисторах 8, 9 к шине питания и является информационным входом (U-вход). Вход 10 этого же элемента подключен через дифференцирующую RC-цепь

11 к шине питания и соединен со входом 12 элемента 5 и с выходом 13 элемента 2И вЂ” НЕ 4.

Выход 14 элемента 2И вЂ” НЕ 2 соединен со входами 15 и 16 соответствующих элементов 2И вЂ” НЕ 3 и 4. Вход 17 элемента 2И—

НЕ 3 подключен через делитель напряжения

18 на резисторах 19 и 20 к шине питания 21.

Выход 22 элемента 2И вЂ” НЕ 3 соединен со входом 23 элемента 2И вЂ” НЕ 5, а выход 24 последнего соединен со входом 25 элемента 2И—

НЕ 4.

При подаче на предложенный элемент памяти питания он устанавливается в исходное состояние. При подаче питания на вход 6 элемента 2И вЂ” НЕ 2 заводится постоянная логическая единица, а на входе 10 этого же элемента в момент включения питанйя за счет дифференцирующей цепи 11 появляется кратковременно

25 действующая логическая единица, которая за.

591956

Формула изобретения гход„О"

Составитель В. Фролов

Техред О. Луговая Корректор П. Макаревич

Тираж 7/7 Подписное

Редактор Б. Федотов

Заказ 603/47

ЦИИИПИ Государственного комитета Совета Министров СССР

II() делам изобретений и открытий

1 l 3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 счет связи входа 10 элемента 2И вЂ” НЕ 2 со входом 12 элемента 2И вЂ” НЕ 5 и выходом

13 элемента 2И вЂ” НЕ 4 передается на выход 13.

На выходе 14 элемента 2И вЂ” НЕ 2 после подачи питания устанавливается нуль, который за счет связи передается на вход 15 элемента

2И вЂ” НЕ 3, а вследствие того, что на вход

17 этого элемента заводится постоянная логическая единица, на его выходе 22 устанавлива-. ется единица. На выходе 24 элемента 2И—

НГ. 5 устанавливается нуль вследствие того, что на его входе 23 имеется единица, а на входе

12 — единица за счет связи. На выходе 13 элемента 2И вЂ” НЕ 4 устанавливается логическая единица вследствие того, что на его входах 16.и

25 действует логический нуль.

Следовательно, в результате подачи постоянных и кратковременно действующих логических единиц, а также благодаря связи между выводами 10, 12, 13 элемент памяти при подаче питания устанавливается в исходное состояние. При этом на выходе 13 элемента 2И—

НЕ 4 устанавливается логическая единица, а на выходе 24 элемента 2И вЂ” НЕ 5 — нуль. Связь между выводами 10, 12, 13 ускоряет установление элемента памяти в исходное состояние при включении питающего напряжения, а затем удерживает его в этом состоянии до прихода информационного сигнала.

При подаче на вход отрицательного импульса элемент памяти перебрасывается в противоположное состояние и опять вследствие связи между выводами 10, 12, 13 удерживается в этом состоянии до снятия питания.

Предлагаемый элемент памяти устанавливается в исходное состояние при подаче на него питания, реагирует лишь на первый импульс при подаче на его вход последовательности импульсов. Для устойчивой его работы не нужны тактирующие импульсы, следовательно, не нужен генератор тактовых импульсов. Для воз10 вращения элемента памяти в исходное состояние необходимо снять с него и затем повторно подать питающее напряжение.

Элемент памяти, содержащий тактируемый триггер на четырех элементах «2И вЂ” НЕ», шины питания и нулевого потенциала, отличаюи4ийся тем, что, с целью повышения его помехозащищенности, в него введены делители напряжения и дифференцирующая RC-цепь, входы которых подключены соответственно к шине питания и к шине нулевого потенциала, а выходы — ко входам тактируемого триггера.

Источники информации, принятые во внима25 ние при экспертизе:

1. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств, М., 1973, с. 52 — 76.

2. Патент, ГДР № 105684, 21 а 37/58, 1971.