Устройство для считывания информации

 

t ф,ттрн т л и . ни 1

t катете,ттт -- ."" "="

О П И (.-ЗГНИ Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

< >601753

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 11.06.76 (21) 2374644/18-24 (51) М.K,-.. -6 11 С 7/00 с присоединением заявки №вЂ”

Гвсударственнык комитет

Совета Министров СССР по декам изобретений и открытий (23) П р ио р итет— (43) Опубликовано 05.04.78. Бюллетень № 13 (45) Дата опубликования описания 13.04.78 (53) УЧ, К 681.327.66 (088.8) (72) Автор изобретения

Б. В. Барашеиков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ

Изобретение относится к области вычислительной техники, и в частности к запокттт наюнги м устройствам.

Известно устройство лля чтызання формации, содержащее логические элементы б иа МДП-транзисторах, шины импульсного питания и ко нленсаторы (1).

С днако такое устройство недостаточно надежно из-за наличия в нем большого количес ива элементов. 10

Наиболее блнзки м по технической сущности к изобретению является устройство для считывания информации, солержащее входные и выходные транзисторы и ши ны опроса и,предварительного заряда. Исток и сток !5 каждого входного транзистора соединены соответственно с истоком и затвором одноименного выходного транзистора и конденсато ром (2).

Недостаток устройства заключается в 20 низкой наденоности.

Целью изобретения является повышение надежности устройства.

Для достижения этой цели в предложенном устройстве сток каждого входного тран- 20 зисто ра соединен с истоком предыдущего входного транзистора, исток первого входного транзистора соединен с шинной алроса, а сток последнего .входного транзистора с шиной предварительного заряда.

Схема прел,—.aãаемого устройства представлена на чертеже.

Оно содержит шину г релварительного заряда 1, входные шины 2, входные 8 и выходные 4 транзисторы, шину опроса 5, выходные шины 6, конденсаторы 7 и шину нулевого потенциа lа 8.

Устройство работает следующим образом.

В исходном состоянии потенцпал подается

i:à шину 1 при изолированной от шпаны нулевого потенциала 8 шине опроса 5. На входные шины 2 подается потенциал, который обеспечивает перево,1 транзисторов 8 в открытое состояние. Конде.гсаторы 7 заряжаются до значения ногеl циала на шине 1, п ри этом разность потенциалов меж.i) затзорами и и=токами выходных транзнс;оров 4 близка к нулю. Затем на вхолны .. ниах 2 устана|влнВается наоор ВхОдных логи-!2clDfx сигналов, после чего шина 1 изолируется от источника напряжения, а шина оуро а З замыкается на землю.

При этом последовательно разряжаются те конденсаторы 7 на ши;-;у 8 через открытые тр"",íç..ñòîðû 8, .лля ко-.о; ы.. .;;ль разряда па шину 8 открыта. ткля пор,o":o закрытого транзистора 8 потенциал з" т*вора выходного транзистора 4, связанного со током этого транзистора, оказывается высоким,,в то время как сток транзистора 4 галываннчески связан

6Î1753

Составитель В. Фролов

Техред И. Михайлова

Редактор Л. Утехина

Корректор В. Гутман

Заказ 116/220 Изд. Хе 125 Тирани 734

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

Моеква, Я<-35, Раушскан наб., д. 4/5

Подписное

Тип. XBpbK. фил. пред, «Патент> с шиной 8 через открытые транзисторы 8, предшествующие выбранному сипналом «О» цранзистору, что обеспечивает открытое состояние транзистора 4. Вследствие этого выходная шина б, связанная со стоком открыто- 5 го транзистора 4, имеет по вышенную проводимость па шп: у 8.

Транзисторы 8, н".ходящиеся «выше» и

«ниже» выбранно;о транзистора 8, имеют равные потенциалы истоков и стоков (либо вследствие того, ч.-.о они открыты входными сигналами, либо эследствие равного потенциала конденсаторов 7, связанных со стоками и,истоками этих транзисторов, обеспечен,ного предшествующим зарядом). Выходные шины б, связанные со стоками так их транзисторов, изолированы от шины 8.

Таким образом, устройство обеспечивает приоритетную выборку единственной выходной шины б, соответствующей некоторой входной,шине 2, при многозначном возбуждении д х ин г.

Критерием выборхи является повышенная проводимость на шину 8 выбранной выходной ш ины б. 25

Устройство является ди на мической схемой, в которой использовано представление информа ции в виде за ряда, хранимого на конденсаторе, и требует для управления одного такта переработки информации нсза висимо от числа входов, а также обладает новы пенной надежностью за счет малых аснара-.урных затрат.

Формула изобретения

Устройство для считывания информации, содержащее выходные и входные транзисторы, исток и сток каждого входного пранзистора соединены соответственно с истоком и затвором одноименного выходного транзистора и конденсатором, и шины опрэеа и предварительного заряда, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, сток каждого входного транзистора соединен с исто ком предыдущего, входного транзистора, исток первого входного транзистора соединен с шиной опроса, а сток последнего входного транзистора — с шинной предварительного заряда.

Источники информации, принятые Во внимание при экспертизе:

1. JEEE J. Solid-State Circuits, 1970, хгв 5, с. 208 — 215.

2. Валеев К. А. и др. Цифровые интегральные схемы на МДП-транзисторах, М., «Сов, радио», 1971, с. 280.