Усилитель считывания для оперативного запомиющего устройства

 

Союз Советсмин

Социалистических

Республик (») 624291 (61) Дополнительное к авт. свил-ву (51) М. Кл. (22) Заявлено 12.11.76(21) 2421425/18-24 с присоединением заявки № (23) Приоритет

5 11 С 7/02

Государственный комитет

Совета Министров СМР во делам изобретений и открытий (43) Опубликовано 15,09,78,бюллетень М 34, (53) УЙК 628.327..,66(088.8) (45) Дата опубликования описания 03.08.78 (72) Авторы изобретения

В. П. Салакатов. H. П. 10рцева и В. В. Емельянов (71) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ

ДЛЯ ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО

УСТРОЙСТВА

Изобретение относится к вычислитель-, ной технике и может быть испапьзовано при построении запоминающих устройств.

Известны усилители считывания, позволяющие осуществить съем сигнала и его выделение при протекании тока по одной разрядной линии . (1), (2).

Наиболее близким по технической сущности к данному изобретению является усилитель, содержащий последовательно то соединенные ключ и генератор тока, к вы ходу которого подключен эмиттерный повторитель, выход эмич терного повторителя подключен к дифференцирующему элементу, и дефференциальный каскад. 15

Целью изобретения является повышение быстродействия усилителя путем уменьше.ния динамического сопротивления выходной цепи., Поставленная цель достигается тем, го что усилитель считывания содержит ускоряющий элемент, включенный между эмиттерным повторителем и дифференциальным каскадом; кроме, гого ускоряющий элемент выпопнен в виде управляемого, диод- 25 ного моста с разделительными конденсаторами.

Усилитель считывания показан на чер те же

Он состоит иэ последовательно соединенных ключа 1 и генератора тока 2, эмиттерного повторителя 3, дифференцирующего элемента 4, ускоряющего элемента 5, дифференциального каскада 6. Разрядная совмещенная шина подключается к входу 7, Эмиттерный повторитель 3 имеет транзистор 8, диод 9, резисторы 10, 11.

Дифференцируюший элемент 4 состоит иэ конденсаторов 12, 13, моста на диодах

14, 15, 16, 17 и схемы управления диодным мостом, содержащей резистор

18 и диоды LB и 20.

Ускоряющий элемент 5 состоит иэ разделительных конденсаторов 21, 22, управляемого моста на диодах 23, 24, 25, 26 и схемы управления диодным мостом, состоящей из резистора 27 и диодов 28 29.

624291 йифференциальный каскад 6 состоит из эмиттерных повторителей, которые содержат транзисторы 30, 31, и резисторов 32, 33 и дифференциального усилителя 34.

Усилитель работает следующим образом.

При протекании тока по разрядной цепи, подключенной к входу 7, ток протекает через ключ 1, открытый сигналом по входу 35, и генератор 2. При этом на генераторе тока образуется напряжение от разрядного тока (пьедестал) и выделяется сигнал с ферритового сердечника,, при протекании через него адресного тока. Сигнал на помехе типа"пьедестал поступает через эмиттерпьцЪ повторитель на схему дифференцирования. Время дифференцирования "пьедестала" зависит от

I постоянной времени дифференцирующей цепи. Величина постоянной времени путем подключения ускоряющего элемента может быть уменьшена в два и более раз. Бмкости 21 п 22 являются разделительными, имеют большую величину и поэтому малое

25 сопротивление на фронте дифференцирования пьедестала. Сопротивление открытых диодов 23, 24, 25,26 при диффере нцир овании пьедестала кмп о.

По окончании дифференцирования на

ЗО входы 36, 37 подается управляющий сигнал и диоды t4 - 17, 23 - 26 запирают ся на время прохождения полезного сигнала с ферритового сердечнике, постоянная времени резко возрастает. Полезный

35 сигнал без дифференцирования проходит на дифференциальный каскад. Введение дополнительных ускоряющих элементов уменьшает динамическое сопротивление цепи дифференцирования помехи типа пьедестал, тем самым уменьшается постояная времени, а следовательно, уменьшается время выборки и амплитуда помех.

Применение предлагаемого усилителя позволяет повысить быстродействие оперативных запоминающих устройств, выполненных по системе 2,5 Д/2%

Формула изобретения

1. Усилитель считывания для оператив ного запоминающего устройства, содержащий последовательно соединенные ключ и генератор тока, к выходу которого подключен эмиттерный повторитель, выход эмиттерного повторителя подключен к дифференцнрующему эпементу, и дифференциальный каскад, о т л и ч а ю щ и йс я тем, что, с целью повьнпения быстро действия усилителя путем уменьшения динамического сопротивления выходной цепи, он содержит ускоряющий элемент, включенный между эмпттерным повторителем и дифференциальным каскадом.

2. Усилитель по п. 1, о т л и ч а юшийся тем, что ускоряющий элемент выполнен в виде управляемого диодного моста с разделительными конденсаторами.

Источники информации, принятые во внимание при экспертизе:

1. Патент США № 3663887, кл. 330-13, 1972.

2, Заявка № 2 336 262 24, кл 6 11 С 7/О2 18.03.76, по которой принято решение о выдаче авторско гo свидетельства.

Составитель В. Гордонова

Редактор Н. Каменская Техред Н. Андрейчук Корректор А Грипенко

Заказ 5195t42 Тираж 717 . Подписное

UHHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектнаи, 4