Усилитель считывания

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рес убл (u)748505 (61) Дополнительное к авт. свид-ву— (22) Заявлено 11. 10. 77 (21) 2534501/18-24 с присоединением заявки ¹ (51)М. Кл,G 11 С 7/02

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет 06. 03. 74

Опубликовано 150780, Бюллетень ¹ 26

Дата опубликования описания 170780 (53) УДК 681 ° 327. (088. 8) (72) Авторы изобретения

Л. A. Городилова и В. Г. Деревянченко (71) Заявитель (541 УСИЛИТЕЛЬ СЧИТЫВАНИЯ

Изобретение относится к области ,запоминающих устройств.

Известен усилитель считывания, содержащий многокаскадный усилитель с гальваническими межкаскадными связями, амплитудный селектор, формирователь выходного сигнала, конденсатор (1) .

Недостатком этого усилителя является низкая помехоустойчивость.

Наиболее близким техническим решением к данному изобретению является усилитель считывания, содержащий последовательно соединенные транзисторные дифференциальные усилители с непосредственными межкаскадными связями, последовательно соединенные .амплитудный селектор и формирователь выходного сигнала, управляющую шину и шины питания 12) .

Недостатками этого усилителя считывания являются зависимость порога срабатывания усилителя от амплитуды и полярности входных импульсов помех, что снижает его функциональную надежность и помехоустойчивость, высокая чувствительность к неидентичности параметров элементов, так как для обеспечения рабочего режима уси- Ç0 лителя необходимо выполнение жестких требований к идентичности номиналов резисторов и вольтамперных характеристик транзисторов дифференциальных усилителей с непосредственными межкаскадными связями.

Целью изобретения является повышение надежности и помехоустойчивости усилителя считывания, снижение чувствительности к неидентичности параметров элементов усилителя считывания, Поставленная цель достигается тем, что предлагаемый усилитель считывания содер:хит дополнительный транзисторный усилитель и элемент обратной связи, причем первый вход дополнительного усилитедя подключен к выходу одного из дифференциальных усилителей, второй вход — к управляющей шине, третий и четвертый входы — к шинам питания,,первый выход дополнительного транзисторного усилителя— соединен со входом амплитудного селектора, второй выход через элемент обратной связи — с одним из входов первого дифференциального усилителя; при этом базы транзисторов дополнительного усилителя подключены соответственно к первому и второму вхо748505 дам дополнительного усилителя, коллекторы - к третьему входу, а эмиттеры — к первому выходу и через последовательно соединенные резисторы - к четвертому входу, общая точка соединения резисторов подключена ко второму выходу дополнительного усь;литедя. Первый дифференциальный усы литель целесообразно выполнить так, чтобы он содержал диоды, вклйченные встречно-параллельно между коллекторами транзисторов первого дифференциального усилителя, базы которых через резисторы соединены соответствен но со входами первого дифференциального усилителя."

На чертеже представлена электрическая схема предлагаемого усилителя считывания.

Усилитель считывания содержит три дифференциальных транзисторных усилителя 1-3 с непосредственными меж- що каскадными связями, источник постоянных отношений тока 4, дополнительный транзисторный усилитель 5,амплитудный селектор б, конденсатор 7, формирователь выходного сигнала 8.

Первый усилитель 1 выполнен на транзисторах 9 и 10 с резисторами

11-13 в цепях коллекторов, подключенными к положительной шине 14 питания, и базовыми резисторами 15, 16 соответственно, подключенными к шине нулевого потенциала 17. К базам транзисторов 9 и 10 подключены резисторы 18 и 19 соответственно, другие выводы которых подключены к соответствующим входным шинам 20 и 35

21, являющимся входами усилителя 1.

Между коллекторами транзисторов 9 и 10 включены встречно-параллельно цва диода 22, 23.

Второй усилитель 2 представляет собой эмиттерный повторитель, подключенный к шине 14,.отрицательной шине питания 24 и к коллекторам транзисторов 9, 10 усилителя 1.

Третий усилитель 3 подключен к усилителю 2, шине 14 и шине 24.

Дополнительный усилитель 5 содержит два транзистора 25 и 26, коллекторы которых подключены к шине

14, эмиттеры соединены и через,цва последовательно соединенных резистора 27 и 28 подключены к шине 24. Общая точка соединения резисторов 27 и 28 через элемент обратной связи, например резистор 29, соединена с базой транзистора 9. Базы транзисто- 55 ров 25 и 26 подключены соответствен но к первому и второму 30 входам ,усилителя 1.

Амплитудный селектбр б содержит транзистор 31, коллектор которого О подключен к общей точке соединения резистора 27 и эмиттеров транзисторов 25 и 26, а эмиттер через резистор 32 — к шине 24 и через резистор

33 - к базе транзистора 34 амплитудного селектора б. Между коллектором и эмиттером транзистора 31 включен переходной конденсатор 7. База транзистора 31 через резистор 35 соединена с шиной 14 и непосредственно - с базой и коллектором транзистора 36, эмиттер которого подключен к: коллектору и базе транзистора 37. Эмиттер транзистора 37 через резистор 38 соединен с шиной 24 и через резистор 39 с шиной 17. Эмиттер транзистора 34 подключен к шине 17, коллектор транзистора 34 через резистор 40 соединен с шиной 14 и непосредственно — с формирователем выходного сигнала 8, соединенным с выходной шиной 41.

Устройство работает следующим образом.

В исходном состоянии, при отсутствии входных сигналов, транзисторы 2, 3, усилителей 9 и 10 работают в линейном режиме. Величины резисторов 11 и 13 в цепях коллекторов транзисто1ров 9 и 10 не равны — величина резис<тора 11 меньше,чем величина резистора 13. При отключенном резисторе 29 от базы транзисторов 9 путем выбора величины резистора 12 производится выбор рабочей точки транзисторов 9 и 10 усилителя 1 и, соответственно, линейного режима усилителей 2, 3 с непосредственными связями, т.е. про:изводится симметрирование плеч дифференциальных усилителей по постоянному току, устранение исходного раэбаланса, вызванного неидентичностью параметров транзисторов 9 и 10, резисторов 15 и 16 и элементов в плечах усилителей 2, 3, после чего резистор 29 подключается к базе транзисторов 9. Это позволяет снизить требования к идентичности параметрбв элементов усилителя считывания. 3а счет того, что величина резистора 11 меньше величины резистора 13, возможно устранение разбаланса обеих полярностей.

Транзистор 26 дополнительного усилителя 5 закрыт за счет положительного смещения, подаваемого на его эмиттер с выхода усилителя 2 через переход база-эмиттер транзистора 25, работающего в линейном режиме. Режим работы дополнительного усилителя, определяемый величиной потенциала, поступившего на базу транзистора 2", и токоэадающими резисторами

27 и 28, выбран таким образом, что общая точка соединения резисторов 27 и 28 имеет исходный "нулевой" потен-. циал при отрегулированном (выбором величины резистора 12) режиме усилителей 1-3. При нарушении симметрии (например, в диапазоне температур, уход параметров элементов во времени и т.д.) плеч усилителей статический режим и динамические параметры усилителей 1-3, а также потенциал эмиттеров транзисторов 25 и 26 дополйительного усилителя 5 стабилиэ™1

748505 руется за счет отрицательной обратной связи из "нулевой" точки дополнитель-,. ного усилителя через резистор 29 на базу входного транзистора 9, повышая тем самым устойчивость работы и надежность усилителя считывания. Вли- 5 янке обратной связи на базу транзистора 10 незначительно, так как оно ослабляется резисторами 18, 19, подключенными к входным шинам 20, 21, которые соединяются с разрядной обмоткой накопителя (на чертеже не показан).

Транзистор 34 амплитудного селектора 6 закрыт за счет того, что его эмиттер соединен с шиной 17, а на его базу подается напряжение смеще ния, недостаточное для отпирания. Ве- личина этого напряжения смещения определяется величиной потенциала в общей точке соединения резисторов 38, 39 и эмиттера транзистора 37 и регулируется путем изменения величины резистора, например резистора 38, обеспечивая тем самым регулировку порога срабатывания усилителя считывания.

Транзисторы 36 и 37 в диодном включе- 25 нии и переход база-эмиттер транзистора 31 соединены с переходом база- эмиттер транзистора 34 через ограничительный резистор 33 таким образом, что обеспечивается температурная зависи- 30 мость исходного смещения транзистора

34, эквивалентная температурной зависимости его напряжения смещения. Для повышения идентичности этой зависимости целесообразно применить одно- З5 типные транзисторы 31,34,36,37,все или попарно, например,31 и 36,34 и 37.

Переход коллектор-эмиттер транзистора 31 и конденсатор 7 исключает влияние статического режима дифференци- 40 альных каскадов 1, 2, 3 на исходное смещение транзистора 3.4, а, следовательно, и на порог срабатывания усилителя считывания.

На входные шины 20 и 21 поступают полезные сигналы в режиме считывания информации и двухполярная помеха в режиме записи информации. Амплитуда помехи на несколько порядков больше амплитуды полезного сигнала.

Поступающие на шины 20 и 21 усилителя считывания полезные сигналы и помехи усиливаются усилителями 1-3, через переход база-эмиттер транзис- 55 тора 25 поступают на коллектор транзистора 31 и через конденсатор 7 и резистор 33 — на базу транзистора 34.

Диоды 22,23 исключают режим насыщения транзисторов 9 и 10 при по- Щ ступлении на них импульса помехи с амплитудой, значительно превышакицей амплитуду полезного сигнала, повышая .помехоустойчивость усилителя считы.вания. 65

На базу транзистора 34 полезный сигнал поступает относительно исходного, регулируемого, например резистором 38, напряжения смещения; если сумма амплитуды усиленного сигнала и напряжения смещения превышает напряжение отпирания транзистора 34, он отпирается и на его коллекторе появляется импульс отрицательной полярности, который поступает на формирователь выходного сигнала 8, а оттуда — на выходную шину 41.

В режиме записи информации в накопитель памяти на вход 30„ е. на базу транзистора 26, подается импульс запрета положительной полярности, во времени совпадающий с помехой в режиме записи и имеющий амплитуду, достаточную,для компенсации усиленной амплитуды импульса помехи отрицательМ ° ной полярности. Импульс запрета через перехОд база-эмиттер транзистора

26 поступает в общую точку соединения эмиттеров транзисторов 25, 26 и конденсатора 7, где он складывается с помехой положительной или отрицательной полярности, в результате чего через конденсатор 7 в режиме записи информации запрещается прохождение импульсов помех отрицательной полярности и обеспечивается прохождение импульсов только положительной полярности. При этом повышается помехоустойчивость усилителя считывания, так как независимо от полярности помехи разряд конденсатора 7 происходит через низкое сопротивление открытого транзистора 31 и переходные процессы конденсатора 7 не влияют на исходное напряжение,смещения транзистора 34, а следовательно, и на порог срабатывания усилителя считывания.

Формула изобретения

1. Усилитель считывания, содержащий последовательно соединенные дифференциальные усилители с непосредственными межкаскадными связями, последовательно соединенные амплитудный селектор и формирователь выходного сигнала, управляющую шину и шины питания, отличающийся тем, что, с целью повышения надежности усилителя, он содержит элемент обратной связи и дополнительный транзисторный усилитель, первый вход которого подключен к выходу одного из дифференциальйых усилителей, второй вход — к управляющей шине, третий и четвертый входык шинам питания, первый выход дополнительного транзисторного усилителя соединен со входом амплитудного селектора, второй выход через элемент обратной связи — с одним из входов первого дифференциального усилителя.

748505

Составитель B. Рудаков

Редактор Н. Каменская Техред A.Êóëèêîâñêàÿ Корректор Е. Папп

Заказ 4247 40 Тираж 662

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

2. Усилитель по и. 1, о т л и ч ю ш и и с .я тем, что базы транзисторов дополнительного усилителя подключены соответственно к первому и второму входам дополнительного усилителя, коллекторы - к третьему входу, а вмиттеры - к первому выходу и через последовательно соединенные резисторы - к четвертому входу, общая точка соединения резисторов подключена ко второму выходу дополнительного уси- лителя.

3. Усилитель йо пп. 1 и 2, о тл и ч а ю шийся тем, что первый дифференциальный усилитель содержит дйоды, включенные встречно-параллельно между коллекторамн транэистороь первого дифференциального усилителя, базы которых через-резисторы соединены соответственно со входами первого дифференциального усилителя.

Источники информации, принятые.во внимание при экспертизе

1 0 1 Патент США 3461318 кл. 307-235, 1969.

2..Elektro technology, М 5, 1967 (прототип)".