Накапливающий сумматор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюз Сеаетсини

Социалистических

Республик

< >637812 (6т) Дополнительное к авт. свид-ву— (22} Заявлено 070676 (21) 2369067/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано15.1278. Бюллетень ¹ 46 (45) Дата опубликования описания 15.12,78 (51) M. КЛ.

С 06 t- 7/50

Государственный комитет

Совета Министров СССР о делам изобретений и открытий (53) УДК, 681.325,5(088.8) {72) Авторы изобретения

Ю.Г.Нестеренко, Н.И.Новиков и 1О.B,Øìèäò (7!) Заявитель (54) НАКАПЛИВИОЩИР СУММАТОР

Изобретение относится к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин для обработки цифровых данных. б

Известны накапливающие сумматоры, разряды мантиссы и знака которых содержат счетные триггеры и логические элементы (11, Недостатком таких сумматоров является наличие двух триггеров, анализ значений которых необходим для определения истинного значения знака результата суммирования.

Наиболее близким к изобретению по технической сущности является накапливающий сумматор, каждый разряд мантиссы числа которого содер>кит счетный триггер, дифференцирующий узел, элемент задержки, два элемента И и два элемента ИЛИ, а знаковый разряд содержит счетный триггер, элемент задержки, два элемента И и два элемента ИЛИ, причем в каждом разряде мантиссы числа единичный выход о5 счетного триггера подключен к первому входу первого элемента И и через дифференцирующий узел к первому входу второго элемента И того же разряда, выходы которых подключены к входам первого элемента ИЛИ того же разряда, выход которого подключен к входу элемента задержки последующего разряда, счетный вход счетного триггера соединен с выходом в-орого элемента ИЛИ, первый вход которого подключен к входу соответствующего разряда мантиссы числа, а второй вход через элемент задержки того же разряда — к выходу первого элемента И предыдущего разряда мантиссы числа, второй вход второго элемейта И подключен к первой управляющей шине, счетный вход счетного триггера знакового разряда подключен к выходу первого элемента ИЛИ знакового разряда, первый вход второго элемента ИЛИ знакового разряда подключен к входу знакового разряда, а второй вход через элемент задержки знакового разряда к выходу первого элемента ИЛИ старыего разряда мантиссы числа 2) . Недостатком этого сумматора является наличие в модифицированном знаковом разряде двух триггеров, анализ значений которых необходим для определения истинного значения знака результата суммирования.

Целью изобретения является упроще. ние схемы сумматора. Это достигается тем, что знаковый разряд предлагаеб37812 мого сумматора содержит дэа элемента

НЕ и, третий элемент И, причем выходы

nepsoro и второго элементов И подключены к входам первого элемента ИЛИ, первый вход первого элемента И подключен к выходу второго элемента ИЛИ, а втОрОй вход ко ВТороА управляющей 5 шине, первый вход второго элемента И подключен к входу знакового разряда, который через первый элемент НЕ подключен к первому входу третьего элемента И, второй вход которого падклю- щ чен к эходу элемента задержки, который через второй элемент ЙЕ подключен к второму входу второго элемента И, третьи входы второго и третьего элементов И подключены соответственно

K нулевому и единичному выходам счетного триггера знаковага разр5<да., а четвертые входь. — к третьей управляющей шине, выход третьегQ элемента И п ->дключен и Ify eBoI <у ус < аяовочпому входу счетного триггера.

На чертеже представлена фуцк1<иональная схема описываемого сумматора, Накаплиэающий сумматОгу сОдержит э каждом разряде мантиссы числа элемент

Э<

ИЛИ 1 и падключеяные к его входам эле- менты и 2 и 3„ и рвый из котовых

ДИФ45еренцирующий узел 4, B второй непосредственно подключены к единичному эыхОДу счетного триГГера 5 сэoeÃÎ раэ ряда, Выхо элемента или 1 кажда< О ЗО разряда I1аят яссы числа подключен чepeз элемент б задержки к входу элемента

ИЛИ 7 последующего разряда мантиссы числа. СчeTHûé вход триггера 5 каждого разряда мантиссы числа соединен с эь; — 38 ходом элемента ИЛИ 7 своего разряда,. другой вход которого подключен к входу

8 соответствующего разряда мантиссы числа, В знаковом разряде сумматор садер- 40 жит счетный триггер 9, элемен H 10, элемент I. E 1) вход 12 зяакового разряда, элеме"! 1 ИЛИ 13, элемент И 14, элемент НЕ 15, элемент И 1б и элемент

ИЛИ 17. На первую управляющую шину 184поступают стробирующие импульсы,. на вторую управляющую шин у 1 9 — си1-н ал

5<риэнака кода, на третью управляющую шину 20 — сигнал признака числа.

К нулевому установочному входу ЯО счетного тр <эгера 9 подключен выход элемента И 10,первый вход ко" îðîãî через элемент ПЕ 11 подключен к входу 2 знакового разряда, к входу элемента

ИЛИ 13 и к входу элемента И 14 другой вход которого через элемент НЕ 15 под. 55 ключен к входу элемента И 10 и к входу элемента 6 задержки. Выход элемен-а б задержки подключен к входу элемента

ИЛИ 13, выход которого подключен к входу элемента И 16,другой вход кото- 60 рого подключен ко второй управляющей шине 19, а выход--к входу элемента ИЛИ

17, другой вход которогo подключен к выходу элемента И 14. Выход элемента ИЛИ 17 одключея к счетному входу 65 счетнога триггера 9, нулевой выход которого подключен к входу элемента

И 14, B еДиничный ВыхОД вЂ” к вхОДу элемента И 10, другой вход которого подключен к входу элемента И 14 и к третьей управляющей шине 20, Стробирующие входы элементов H 2 подключены к первой управляющей шине 18.

Накапливающий сумматор для сквозного перекоса работает следующим образОм, Исходное состояние всех триггеров

5 и триггера 9 - нулевое . При рабате с кодами триггер 9 (модифицированного знаковога разряда} работает как младший знаковый разряд, а при работе с числами — как старший знаковый разряд„ Рассмотрим работу модифNLiffрованнога знакового разряда сумматора с числами IIB ко -IKpQTHh1x примерах.

ОтсуTOTBlfe сигн<ала Признак 5<ОДа

HB входе элемента И 16 запрещает эормиравание сигнала записи на входе э.цемента NJIH, 17.

Предположим, что э счетных триггерах 5 и 9 сумматора записано число

О, 0.....,..0, что соответствует исходному состоянию. На. входах 8 и 12 разрядов присутствует --..исло О, 10,...,0, При вводе знакоэага разряда второго сла àåìîãî и отсутствии перепаса из предыдущего разряда камбинациОняая часть схемы, принадлежащая модиФициpoffB!IHoffу знаковому разряду, не изменяет состояния и соо« ветстэует исходному.

На счетных три герах 5 H 9 сумматора записан код 0, «О ....,10 B на входах 8 и 12 разрядов присутствует чис Io О. 10........ 10. Вырабат izaef<ый при этом перенос э знаковый разряд псступает на вход элемента И 10, через элемент !IE 15 на вход элемента И 14 и через элемент 6 задержки на эхад элемента ИЛИ 13.Прохождение сигнала перенос через элемент И 10 запреща-.

1 ется сигналам с едияичнога выхода счетного триго ера 9. Счетпый триггер

9 находится в нулевом состоянии.

Если на счетных триггерах 5 и 9 сумматора записан код 0,0 ....О, а на входах 8 и 12 разрядов присутствует числа 1,1......1, то э счетный триггер

9 через элемент ИЛИ 17 с выхода элемента И 14 записывается 1, так как происходит совпадение сигналов признака числа, разрешающего сигнала с яулеэага выхода счетного триггера 9, наличия единичного кода яа входе 12 знакового разряда и сигнала с выхода элемента НЕ 15, на входе которого От сутстэует сигнал переноса.

На счетных триггерах 5 и 9 сумматора записан кОД 1, 010 ° ...О, а HB входах

8 и 12 разрядов присутствует числа

О, 1010....01.

637812

Отсутствие сигнала Перенос на входе элемента И 10, единичного кода с входа 12 знакового разряда на входе элемента И 14 и разрешающего сигнала с нулевого выхода счетного триггера 9 запрещает изменить состояние счетного триггера 9.

На счетных триггерах 5 и 9 записан код О, 11...,.......1, а на входах

8 и 12 разрядов присутствует число

1, 1 1 °

В рассматриваемом примере состояние счетного триггера 9 не изменится ° >0

Наличие инвертированного сигнала переноса на входе элемента И 14 запрещает прохождение единичного сигнала с входа 12 знакового разряда на вход элемента ИЛИ 17 для перевода счетного триггера 9 из нулевого состояния в единичное .

Прохождение сигнала переноса через элемент И 10 запрещается сигналом с единичного выхода счетного триггера 9 0 и инвертированным сигналом с входа 12 знакового разряда.

На счетных триггерах 5 и 9 сумматора записан код 1, 1...........1, а на входах 8 и 12 разрядов присутствует число 0,1......1.

Присутствие на входах элемента И

10 сигнала переноса, разрешающего сиг нала с единичного выхода счетного триггера 9, инвертированного сигнала с входа 12 знакового разряда шины фор-З" мирует сигнал на выходе элемента И 10, по которому счетный триггер 9 устанавливается в нулевое состояние.

На 5 и 9 сумматора записан код 1, 010...,......,1, 35 а на входах 8 и 12 разрядов присутствует число 1, 10.....,..0.

На входы элемента И 10 поступают сигналы, запрещающие на его выходе формирование сигналов для сброса 40 счетного триггера 9 в нулевое состояние. С нулевого выхода счетного триггера 9 поступает сигнал, запрещающий прохождение единичного кода с входа 12 знакового разряда на счетный вход триггера 9. Счетный триггер 9 не изменяет единичного 45 состояния.

На счетных триггерах 5 и 9 сумматора записан код 1у 11 ° ° ° ° е ° ° ° ° ° е1у а на входах 8 и 12 разрядов присутствует число 1, 11........1. Сформи- 50 ровать сигнал для установки из единичного ь нулевое состояние счетного триггера 9 элементу И 10 запрещает инвертированный сигнал с входа 12 знакового разряда. "5

Прохождение единичного кода на счетный вход счетного триггера 9 для установки его в нулевое состояние через элемент И 14 запрещается сигналом, поступающим на вход элемента И 14 с нулевого выхода счетного триггера 9 ° 65

Инвертированный сигнал переноса также является сигналом запрета для прохождения единичной информации с входа 12 знакового разряда через элемент И 14 на счетный вход счетного триггера 9.

При работе накапливающего сумматора с кодами на входы элемента И 10 и элемента И 14 по второй управляющей шине 19 подается сигнал запрета.

Любая комбинация сигналов, полУчаемая при работе накапливающего сумматора с кодами, не формирует на выходах элемента И 10 и элемента И 14 сигналов, изменяющих состояние счетного триггера 9. Единичный сигнал, присутствующий на входе 12 знакового разряда при отсутствии сигнала переноса, поступает через элемент ИЛИ 17 на счетный вход счетного триггера 9 и изменяет его состояние.

Если при вводе в сумматор счетного слагаемого формируется перенос в знаковый разряд при отсутствии единичного сигнала на входе 12 знакового разряда, то пришедший перенос также не изменяет состояния счетного триггера 9 на противоположный.

Предположим, что в счетных триггерах 5 и 9 сумматора записано число

1, 1.....1, к которому прибавляется второе слагаемое 1,1.......1. При этом вырабатывается перенос в знаковый разряд. Единичный сигнал,пришедший с входа 12 знакового разряда, перебрасывает счетный триггер 9 из единичного состояния в нулевое, а задержанный сигнал переноса устанавливает его в единичное состояние, т.е. счетный триггер 9 не изменяет своего единичного состояния после окончания процесса суммирования.

Таким образом, предлагаемый сумматор по сравнению с прототипом позволяет получить на одном триггере истинное значение знакового разряда при работе с числами или необходимое значение при работе с кодами. Исключение из знакового разряда одного триггера, элемента ИЛИ, элемента задержки и дифференцирующего узла упрощает схему сумматора.

Формула изобретения

Накапливающий сумматор, каждый, разряд мантиссы числа которого содержит счетный триггер, дифференцирующий узел, элемент задержки, два элемента И и два элемента ИЛИ, а знаковый разряд содержит счетный триггер, элемент задержки, два элемента И и два элемента ИЛИ, причем в каждом разряде мантиссы числа единичный выход счетного триггера подключен к первому входу первого элемента И и

Накапливающий сумматор Накапливающий сумматор Накапливающий сумматор Накапливающий сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх