Делитель частоты

 

:--;:- н, -...„т, 1- с

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалмстммеских

Респубпмк ю 649139 (61) Дополнительное к авт. свнд-ву (22) Заявлено27. 10.77 (21) 2538155/18-21 с присоединением заявки № (23) Приоритет

Опубликовано 25.02.79.Бюллетень ¹ 7

Дата опубликования описания 28.02.79 (51) М. Кл.

Н 03 К 23/10

Государственный комитет

СССР оо делом изобретений н открытий (53) УДК 621.374. . 8 (088. 8) (72) Автор изобретения

Ю. Э. Бабуров, Г. С. Бестань, l1. Н. Мерзляков н Ю. Е. Ромашенко (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсной технике.

Известен делитель частоты импульсов на феррит-транзисторных элементах, содержащий бинарную ячейку с подмагничиванием и ключевой элемент с двумя обмотками подмагничивания, подключенными к шинам сложения и вычитания, с двумя управляющими обмотками, каждая из которых соединена с соответствующим выходом бинарной ячейки и с выходной обмоткой, подключенной к входу следующего разряда (1).

Недостатком данного делителя является малая стабильность деления.

Наиболее близким по технической сушности и достигаемому результату к предлагаемому является делитель частоты, содержащий (х(разрядов, каждый из которых содержит три феррит-транзисторных элемента, выходы первого и второго из которых соединены с информационными входами последующих феррит-транзисторных элементов данного разряда, установочные входы всех феррит-транзисторных элементов соединены с шиной сброса, входы считывания ферриттранзисторных элементов первого разряда соединены с входными шинами, а входы считывания первого феррит-транзисторного эле мента разряда соединены с информационным входом первого феррит-транзисторного элемента предыдущего разряда (2).

Недостатком данного делителя является за виси масть стабил ь ности от пара метров элементов.

Целью изобретения является повышение стабильности.

Это достигается тем, что в делитель частоты, содержащий N разрядов, каждый из которых содержит три феррит-транзисторных элемента, выходы первого и второго нз которых соединены с информационными входами последуюгцих феррит-транзисторных элементов данного разряда, установочные

15 входы всех феррит-транзисторных элементов соединены с шиной сброса, входы считывания феррит-транзисторных элементов первого разряда соединены с первой входной шиной, а входы считывания первого феррит-транзисторного элемента разряда

20 соединены с информационным входом первого феррит-транзисторного элемента предыдушего разряда, в первый разряд делителя введен дополнительный феррит-транзисторный элемент, вход считывания которого сое649139

Формула изобретения

3 динен с второй входной шиной, установочный вход подключен к шине сброса, информационный вход соединен с выходом третьего феррит-транзисторного элемента, а выход — с информационным входом первого феррит-транзисторного элемента данного разряда, причем выход третьего феррит-транзисторного элемента каждого разряда, начиная со второго, соединен с информационным входом первого феррит-транзисторного элемента данного разряда, выходы первого и второго феррит-транзисторных элементов каждого разряда соединены с входами считывания соответственно третьего и второго феррит-транзисторных элементов последующего разряда.

На чертеже дана принципиальная электрическая схема предлагаемого делителя.

Делитель содержит N разрядов 1...4, состоящих из феррит-транзисторных элементов 5...16 и дополнительного феррит-транзисторного элемента 17. На входные шины

18, 19 поданы тактовые сигналы. На шину

20 — импульс сброса.

Принцип работы делителя заключается в следующем. По шине 20 сброса поступает сигнал установки делителя в исходное состояние. По этому сигналу первые элементы всех разрядов устанавливаются в единичное состояние, а все остальные ячейки в нулевое. На входную шину 18 поступает основная последовательность импульсов, а на входную шину 19 — вспомогательная последовательность. При проходе первого импульса по шине 18 «1» из элемента 5 первого разряда запишется во второй элемент 6 первого разряда, а оттуда первым импульсом вспомогательной последовательности — в третий элемент 7 этого же разряда. По второму импульсу основной последовательности единичный сигнал появится на выходе третьего элемента 7 первого разряда, этим единичным сигналом запишется

«1» в дополнительный элемент 17 первого разряда, откуда импульсом вспомогательной последовательности «1» запишется в первый элемент 5 первого разряда, при этом произойдет перезапись «1» из первого элемента 8 второго разряда во второй элемент

9 этого же разряда. Из второго элемента 9 второго разряда «1» будет считана четвертым импульсом на шине 18 (деление на 2 ) и записана в третий элемент 10 второго разряда. По пятому импульсу основной последовательности единичный импульс с выхода первого элемента первого разряда сосчитает «1» с третьего элемента второго разряда, который в свою очередь произведет запись «1» в первый элемент второго разряда и сосчитает «1» в первом элементе 11 третьего разряда, откуда она запишется в элемент 12 этого же разряда, из которого

«1» будет считана по восьмому импульсу основной последовательности сигналом с выхода элемента 9 второго разряда.

На выходе элемента 7 первого разряда.

«1» будет появляться по каждому второму, четвертому, шестому, восьмому и т. д. импульсу основной последовательности, на выходе элемента 9 второго разряда — по каждому четвертому, восьмому, двенадцатому и т. д. импульсу основной последовательности, на выходе элемента 12 третьего разряда — по каждому восьмому, шестнадцатому, двадцать четвертому и т. д. импульсу основной последовательности, т. е. здесь каждый разряд осуществляет деление на два.

Делитель частоты, содержащий N разрядов, каждый из которых сОдержит три феррит-транзисторных элемента, выходы первого и второго из которых соединены с информационными входами последующих феррит-транзисторных элементов данного разряда, установочные входы всех феррит-транзисторных элементов соединены с шиной сброса, входы считывания феррит-транзисторных элементов первого разряда соединены с первой входной шиной, а входы считывания первого феррит-транзисторного элемента каждого разряда соединены с информационным входом первого феррит-транзисторного элемента предыдущего разряда, отличаюи1ийся тем, что, с целью повышения стабильности, в первый разряд делителя введен дополнительный феррит-транзисторный элемент, вход считывания которого соединен с второй входной шиной, установочный вход подключен к шине сброса, информационный вход соединен с выходом третьего ферриттранзисторного элемента, а выход — с информационным входом первого феррит-транзисторного элемента данного разряда, причем выход третьего феррит-транзисторного элемента каждого разряда, начиная со второго, соединен с информационным входом первого феррит-транзисторного элемента данного разряда, выходы первого и второго феррит-транзисторных элементов каждого разряда соединены с входами считывания соответственно третьего и второго ферриттранзисторных элементов последуюшего разряда.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 167372, кл. Н 03 К 23/10, 1963.

2. Дудин Г. К. и др. Схемы на феррит— полупроводниковых ячейках в аппаратуре связи. М., «Связь», 1968, с. 174.

649139

18 о л

1 !

1

2 I

1

3 1

1

1

41!

J

Составитель Т. Артюх

Редактор Е. Полионова Техред О. Луговая Корректор Д. Мельниченко

Заказ 577/54 Тираж 1059 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

I I 3035, Москва, )К-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4