Логический элемент или-не

 

Союз Советскмх

Соцмалистичвскмх

Республик ((1) 656214 (61} Дополнительное к авт. свил-ву (22) Заявлено 14. 12.77 (21) 2554012/18-21 с присоединением заявки № (23) Приоритет

Опубликовано05.04.79.Бюллетень № 13

Дата опубликования описания 09.04.79 (51) М. Кл, Н 03 К 19/08 йоударствеыыв(й комитет

СССР ео делам ызооретеиый

ы откро(тый (53) УДК 621.374 (088.8) (72) Автор изобретения

A. Н. Кармаэинский (71) Заявитель

Московский ордена Трудового Красного Знамени инженерно-физический институт (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ИЛИ-НЕ

Изобретение относится к вычислителт ной технике, электронике, автоматике и, в частности, может использоваться в интегральных схемах и БИС на дополняющих MQH ãðàíçисторах.

Известны логические элементы ИЛИ-НЕ на дополняющих МНИ-гранзисгорах, содержащие пары тт - и р -канальных транзисторов, в которых сток и -канального транзистора подключен к стоку р êàíøï ного транзистора и к логическому выходу элемента, затвортт -канального транзистора подключен к затвору р-канального транзистора и к логическому входу влемента, истоки и подложки тт -канальных

15 транзисторов всех пар подключены к обшей шине, исток и подложка р-канально го транзистора первой пары и подложки р-канальных транзисторов остальных пар

20 подключены к шине питания, истоки р-канальных транзисторов второй и последующих пар подключены к логическому выходу предыдущей пары (1).

Недостатком известного влемента является искажение передачи уровня напряжения логического нуля при некоторых

HQt)opGx Входных перюменныхв

Известен элемент ИЛИ-HF., содержащий пары дополняющих р-и тт-канальных транзисторов. Число пар транзисторов равно числу входных переменных. Истоки и подложки A -канальных транзисторов каждой пары подключены к общей шипе, сток тт-канального транзистора подключен к стокур-канального транзистора и к соответствующему логическому выходу влемента; затвор тт -канального транзистора подключен к затвору р -канального транзистора и к соответствующему логическому moду элемента; исток иподложка р-канального транзисгора первой пары и подложки р -канальных транзисторов остальных пар подключены к шине питания; истоки р -канальных транзисторов второй и последующих пар подключены к логическому выходу предыдущей пары. Элемент содержит дополнителытые транзисторы, 656214

3 подключенные между выходом данной пары и выходом последующей пары, причем число дополнительных параллельно включенных транзисторов соответствует номеру данной пары. Затвор первого и каждого из последующих дополнительных параллельно включенных транзисторов подключен, соответственно, к логическому входу первой и последующих пар дополняющих транзисторов, предшествующих данной паре. Пополнительные транзисторы предназначены для улучшения передачи уровня напряжения логического нуля -И - при некоторых наборах входных переменных Я, Недостаток элемента в том, что до- i5 полнительные транзисторы образуют последовательную цепь при передаче уровня напряжения логического нуля, причем размеры дополнительных транзисторов при интегральном исполнении элемента увеличиваются пропорционально числу последовательно соединенных транзисторов, т.е. пропорционально числу входов элемента. Это приводит к увеличению плошади элемента на кристалле и снижению бысч родействия, Бель изобретения - уменьшение плоша ди при интегральном исполнении и повышение быстродействия.

Лля достижения поставленной цели в логическом элементе ИЛИ НЕ, содержащем пары дополняющих и и р -канальных транзисторов, число которых равно числу входных логических переменных, в каждой паре исток и подложка и -канального транзистора подключены к обшей шине, счок и -канального транзистора подключен к стоку р -канального транзистора и к соответствующему выходу элемента, затвор д -канального транзистора подицочен к затвору р -Kamnworo транзистора и к соответствующему логическому входу элемента, исток и подложка р-ка» нального транзистора первой пары и подложки р -канальных транзисторов остальных пар подключены к шине питания, истоки р -канальных транзисторов второй и последующих пар подключены, соответственно, к логическому выходу предыдущей пары, а также содержащем до- .@ полнительные и -канальные транзисторы, подключенные к выходу каждой пары, начиная со второй, число которых равно числу пар дополняющих транзисторов, предшествующих данной, затвор первого и каждого следующего дополнительного транзистора, подключен, соответственно, к логическому входу первой и последуюших пар дополняющих транзисторов, предшествующих данной паре, истоки и подложки дополнительных и -канальных транзисторов подключены к обшей шине, а их стоки - к логическому выходу, соответствующему данной паре дополняющих транзисторов.

На чертеже представлена электрическая принципиальная схема предложенного элемента ИЛИ-НЕ.

Логический элемент HJIH-НЕ имеет .логические входы 1-4 элемента, логические выходы 5-8 элемента. Число входов и выходов элемента соответствует числу пар дополняющих и-и р -канальных транзисторов и равно щ.

Истоки и подложки дополняющих ъ -канальных транзисторов 9-12, соответственно, первой, второй, третьей и в -ow пары и истоки и подложки дополнительных п -канальных транзисторов 13-18 подключены к обшей шине 19, сток транзистора 9 подключен к стоку дополняюmего р -канального транзистора 20 первой пары, к выходу 5 и к истоку дополняющего р -канального транзистора 21 второй пары, сток транзистора 10 подключен к стокам транзисторов 13 и 21, к выходу 6 и к истоку дополняющего р -канального транзистора 22 третьей пары, сток которого подключен к стокам транзисторов ll, 14, 15, к выходу 7 и к истоку дополняющего р -канального транзистора последующей пары (при а — -4 к истоку транзистора 23 т -ой пары).

Сток дополниошего р -канального транзистора 23 rn -ой пары подключен к выходу 8 и к стокам транзисторов 12, 16-18. Исток и подложка транзистора 20 первой пары и подложки транзисторов 2123 остальных пар подкл1очены к шине 24 питания. В каждой паре затворы дополняющих й: и р -канальных транзисторов (9 и 20, 10 и 21, 11 и 22, 12 и 23) подключены, соответственно, к логическим входам 1-4, Затворы дополнительных транзисторов 13,14,16 подключены к логическому входу 1, затворы транзисторов 15, 17 - к логическому входу 2, затвор транзистора 18 подключен к логическому входу предшествующей (rn -1 )-oA пары.

Устройство работает следующим образом.

На каждом из выходов 5-8 последовательно выполняются функции у3 от соgx-- х

y2=X1+ Х2

$3=Õ!+Х2+ХЗ тй=х1+ х2 + x3...+ х1т!

Особенность работы элемента состоит

В СЛЕДУЮЩЕМ, 1О

Если бы отсутствовали дополнительные транзисторы, например, транзистор 19

t то при поступлении на вход 1 напряжения логической единицы, а на вход 2 — напряжения логического нуля на выходе 6 второй пары должен был бы установиться уровень напряжения логического нуля, близкий к потенциалу обшей шины. Однако, это Не произойдет, так как уменыиение напряжения на выходе 6 будет происходить только до величины порогового напряже!и!я р -канального транзистора 21, после чего транзистор 21 закроется.

Очевидно, если алемент имеет rrI Bxo» дов, то (rn -1) р-канальных транзисторов оказываются соединенными поспедоватепьно между выходом пеовой и rrr-ой пары, Поэтому напряжение HQ лОгическОм выходе rn -ой пары будет составлять (rn -1) кнорр, где Опорр - пороговое напряжение р -канального транзистора, В атом случае пределы!ое число входов схемы ограничено величиной

Логический элемент ИЛИ-НЕ, содержащий пары дополняющих ri-и р -канальных транзисторов, число которых. равно числу входных логических переменных, в каждой паре исток и подложка и -канального транзистора подключены к обшей шике, сток и -канального транзистора подключен к стоку р -канального транзистора и к соответствующему логическому выходу элемента, затвор и -канального транзистора !!Одкп!Очен к затвору р -канального транзистора и к соответству!Ошему логическому входу элемента, исток H под43 ложка р -канального транзистора первой пары и подложки р -канальных транзисторов остальных пар подключены к и!!п1е питапия, истоки р -канальных транзисторов второй и последующих пар подключены, 50

- соответственно, к логическому выходу предыдущей пары, а также содержащий допОл HH Teil ьные ri -KQHQB ьные трацэистО» ры в каждой паре, начиная со второй, Я числО которых pQsHQ числу IIQp доно!! н я юших транзисторов, предшествукидих данной, затвор первого и каждого спедуюшего дополнительного транзистора подключен, соответственно, к логическому входу

0 л0п

0 порр ответствующих входных логических переменных х, где 1 — 1, 2, 3... rn

О где Опор- допустимое максимальное значение уровня напряжения логического нуля. Из о (I ) следует, что,если Одоп< Опорр, то практически построить логическую схему нельзя, Чтобы устранить атот недостаток, включены дополнительные транзисторы.

Если напряжение на входе 1 О ц равно напрях!енпю логической едини!Ды

Орх =0", à Оцх2 равно напряжепию логического нуля Овх2= 0о, то на. выходе 6 установится уровень напряжения, равный 0 0, так как откроется дополни-, тельный транзистор 13.

Отметим, что установление уровня напряжения Оо на выходе 6 произойдет так же быстро, как и на выходе 5, если транзисторы 9 и 13 имеют одинаковые размеры и к выходам 5 и 6 подключены одинаковые емкости нагрузки, Так как транзистор 13 предназначен только для установления на выходе 6 напряжения нулевого уровня при одной комбинации входных сигналов, то этот транзистор может иметь минимальные размерь!.

Аналогичные функции выполняют и дополнительные транзисторы, подключепньМ к выходам других пар. Например, транзистор 14 обеспечивает уровень напряжения

0 навыходе 7 при Овхi- U i! 0вх3 =- U

1 о транзистор 15 — при Овх2 = U" и UIixg =

= U0. Наконец, оба транзистора 14 и 15

oTKpblTb1 при Оцх1 = 11вх2 = U Все допол»

1 нительные транзисторы могут иметь минимальные размеоы, так как быстродействие элемента будет ограничено только временем установления уровня напряжения 0 на выходе 8 при переключении

ВХОднОго сигнала Ug HB сОстОяния 0 в состояние Оо и напряжении, равном 0о на всех остальных входах элемента.

Таким образол, все дополнительные транзисторы в данном элементе имеют при интегральной реапизац!гн значительно меньшие размеры, так как на Них не накладь!ваются никакие дополнительные ограничения. Предпоже!Июе вкл!Очение дополнительных транзисторов обеспечивает повышение быстродействия эпел!ента при установлении на выходах напряжения логического нуля, Формула изобретения

7 656214 8 первой и последуюших пар дополняюших кому выходу, соответствуюшему данной транзисторов, предшествуюших данной па паре дополняюших транзисторов. ре, отличавшийся тем,что, Источники информации, принятые во с целью уменьшения плошади при инте- внимание при експертизе гРалЬном исполнении и повышениЯ быстРо- 3 1 Патент СЩА N 3769523 действиЯ, истоки н подложки дополнитель- кл. 307-205, 1971. канальных TPBBBBGTQPo9 HogIQ110 2. Патент Великобритании %1300495, Ы к обшей шнне а их стоки - K логнче H 3 Т 1972

Составитель Л. Петрова

РедактоР И. МаРховскаЯ ТехРед Э. ЧУжик КоРРектоР П, Макаревич

Заказ 1551/48 Тираж 1059 Подписное

ШМИИПИ Государственного комитета СССР по делам нзобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5 Филиал ППП Патент", г. Ужгород, ул, Проектная, 4