Удвоитель частоты следования импульсов

 

Союз Советских

Социалистических

Веспублык

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 09.1176 (21) 2418153/18-21 (6l) М. Кд.

Н 03 К 23/00 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано300479. Бюллетень № 16

Дата опубликования описания 300479 (63) УДК 621. 374. .4 (088.8) (72) Авторы изобретения

3. Г. Рыжик и A. С. Федоров (71) Заявитель (54 ) УДВОИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИИПУЛЬСОВ

Изобретение относится к импульснои технике и может быть использовано в синтезаторах частоты, хронизаторах, измерителях частоты и других радиотехнических устройствах для умножения частоты следования периодических импульсов.

Известны устройства для умножения частоты следования импульсов, содержащие генератор опорной частоты, схему заполнения, реверсивный счетчик и логические элементы (1).

Однако эти устроиства не позволяют получить достаточно большой динамический диапазон работы.

Наиболее близким по технической сущности к предложенному является устройство, содержащее опорный генератор, выход которого подключен к входу делителя частоты, элемент задержки и счетчики, выход одного из которых соединен с первым входом элемента сравнения, второй вход которых подключен к выходу запоминающего устройства (2).

Однако устройство имеет низкую помехоустоичивость..

Цель изобретения — повышение помехоустойчивости устроиства.Для этого в удвоитель частоты следования импульсов, содержащий опорный генератор, выход которого подключен к входу делителя частоты, элемент задержки и счетчики, .выход одного из которых соединен с первым входом элемента сравнения, второй вход которого подключен к выходу запоминающего устройства, дополни® тельно введены формирующая цепь, уазоинвертор, сумматор, триггеры и элементы И, первый вход первого из которых соединен с выходом опорного генератора, второй вход — с выходом первого триггера, первый вход которого подключен к входной шине, а выход первого элемента И -. к входу первого счетчика. Первый вход второго элемента И соединен с выходом делителя частоты, второй вход — с первым выходом второго триггера, вход которого подключен к входной шине, а выход второго элемента И вЂ” к входу второго счетчика, выход которого че25 рез элемент задержки подключен к первому входу запоминающего устройства. Вход формирующей цепи соединен с вторым выходом второго триггера, .а выход — непосредственно с вторы30 ми входами элемента задержки и за660263 поминающего устройства и через фазоинвертор — с первым входом третьего элемента И, второй вход которого подключен к выходу элемента сравнения,. а выход — к второму входу первого триггера и к первому входу .сум;- м, второй вход которого подключен к входной шине.

На чертеже представлена структурная схема удвоителя частоты следования импульсов.

В состав устроиства входит опорный генератор 1, делитель частоты 2 и схема заполнения, включающая в себя триггеры 3, 4, элементы И 5, 6, счетчики

7, 8 импульсов, элемент задержки 9, запоминающее устройство 10, элемент

15 сравнения 11 и сумматор 12.

Устройство содержит также формирующую цепь 13, фазоинвертор 14 и элемент И 15.

Е абота устройства происходит следующим образом.

Входные импульсы поступают одновременно на запуск триггеров 3 и 4 и ,на сумматор 12. Выходное напряжение с правого плеча триггера 3 подается на управляющий вход элемента И 5 и разрешает прохождение через него формируемых делителем частоты 2 импульсов, поступающих затем на счет- 30 чик 7. Этот процесс происходит до момента переброса триггера 3 следующим входным импульсом. Каждый входной импульс запускает триггер 4. Выходное напряжение с правого плеча этого триггера поступает на управляющий вход элемента И 6; разрешая прохождение импульсов опорного генератора 1 на счетчик 8. Двоичный код счетчика 8 поступает непосредствен- 40 но на элемент сравнения 11. С другой стороны на элемент сравнения ll поступает хранящийся в запоминающем устройстве 10 код счетчика 7, записанный в устройство 10 по окончании 45 воздействия на счетчик 7 пачки импульсов делителя частоты 2. Импульсы со счетчика 7 поступают в устройство

10 с некоторым запаздыванием относительно момента сброса устроиства 10, так как перед запоминающим устройством включен элемент задержки 9.

Импульс с выхода формирующей цепи 13, совпадающий во времени с положитель- . ным перепадом на левом плече триггера 3, поступает на управляющий вход элемента задержки 9 и одновременно— на сброс устройства 10 с опережением выходного сигнала элемента задержки

9 на величину времени задержки в самом элементе задержки 9. Этот им- 60 пульс дает разрешение на перенос двоичного кода счетчика 7 в запоминающее устройство 10. Этот же импульс, перевернутый по фазе фазоинвертором 14, поступает на один из 65 входов элемента И 15, препятствуя прохождению .на сумматор 12 случайных помех с выхода элемента сравнения 11 в момент переноса кода счетчика 7 в устройство 10. В момент совпадения кодов на выходе элемента сравнения 11 выделяется импульс, поступающий на один из входов сумматора 12 и на сброс триггера 4. cia другой вход сумматора 12 поступают. входные импульсы. Поскольку частота следования импульсов, поступающих на элемент сравнения 11 со счетчика

7, вдвое меньше частоты следования импульсов, поступающих на элемент сравнения 11 со счетчика 8, то моменты совпадения кодов и выделение импульса на выходе элемента сравнения ll будут совмещены во времени с серединой периода следования входных импульсов. Поэтому на выходе сумматора 12 будет иметь место последовательность импульсов, частота следования которых будет вдвое больше частоты следования вхоцных импульсов. ,Формула изобретения

Удвоитель частоты следования импульсов, содержащий опорный генератор, выход которого подключен к входу делителя частоты, элемент задерж- ки и счетчики, выход одного из которых соединен с первым входом элемента сравнения, второй вход которого подключен к выходу запоминающего устройства, отличающийся тем, что, с целью повышения помехоустоичивости, в него введены .формирующая цепь, фазоинвертор, сумматор, триггеры и элементы И, первый вход первого из которых соединен с выходом опорного генератора, второй вход — с выходом первого триггера, первый вход которого подключен к входной шине, а выход первого элемента И вЂ” к входу первого счетчика, первыи вход второго элемента И соединен с выходом делителя частоты, вто« рой вход - с первым выходом второго триггера, вход которого подключен к входнои-шине, а выход второго элемента И вЂ” к входу второго счетчика, выход которого через элемент задержки подключен к первому входу запоминающего устройства, при этом вход формирующей цепи соединен с вторым выходом второго триггера, а выход — непосредственно с вторыми входами элемента задержки и запоминающего устройства и через фазоинвертор — с первым входом третьего элемента И, второй вход которого подключен к выходу элемента сравнения, а выход — к второму входу первого триггера и к первому входу сумматора, второй

660263

Составитель Т. Афанасьева

Редактор A. Шмелькин Техред С.Мигай КорректорГ. Назарова

Заказ 2134/8 Тираж 1059 Подписное

ЦЙИИПИ Государственного комитета СССР по делам изобретений и.открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4 вход которого подключен к входной шине.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 415669, кл. G Об Я 7/16, 1971.

2. Авторское свидетедьство СССР

9 337947, кл. ri 03 К 23/00, 1970.