Преобразователь двоичного кода в двоично-десятичный код

 

11,666538

Союз Советских

Социалистииеских

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 15.12.77 (21) 2555122/18-24 с присоединением заявки № (23) Приоритет

2 (51) М, Кл.

G 06 F. 5/02 государственный каеетет

СССР оо делам изобретений и открытий (53) УДК 681.325. .53 (088.8) Опубликовано 05.06.79. Бюллетень № 21

Дата опубликования описания 09.06.79 (72) Авторы изобретения

М. Н. Алиев и Ш. А. Киясбейли

Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности "Нефтехимавтомат" (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД

Изобретение относится к области автоматики, телемеханики и вычислительной техники и предназначено для преобразования двоичного кода s двоично-десятичный.

Известен преобразователь двоичного кода в двоично-десятичный, содержащий блок управле- з ння, коммутатор, блок поразрядного умножения, дешифратор, элементы ИЛИ, двоично-десятичный сумматор, декадный счетчик переполнений, вход двоичного числа, вход множителя, выход двоично-десятичного кода (1). 10

Наиболее близким по технической сущности к изобретению является преобразователь двоичного кода в двоично-десятичный код, содержащий генератор тактовых импульсов, выход которого подключен ко входу распределителя, поразрядньтет5 счетчики, линии задержки, формирователь веса поразрядных цифр десятичного эквивалента, поразрядные дешифраторы и формирователь признаков поразрядных цифр (2). Выходы формирователей веса поразрядных цифр десятичного эквивалента и признаков поразрядных цифр и генератора тактовых импульсов соединены со входамн поразрядных дешифраторов, выходы которых подключены ко входам соответствующих поразрядных счетчиков, выход каждого предыдущего счетчика младшего разряда через линию задержки соединен с предыдущим счетчиком старшего разряда, а выход распределителя под- ключен к формирователю признаков поразрядных цифр.

Недостатком таких преобразователей является значительное время преобразования.

Цель изобретения — повышение быстродействия преобразования двоичного кода в двоично-десятичный.

Эта цель достигается тем, что в предложенный преобразователь введены параллельные двоично-десятичные декадные сумматоры, регистр промежуточных сумм, формирователь сигнала записи и выходной регистр. Первые входы параллельных двоично-десятичных декадных сумматоров соединены с соответствующими выходами формирователя признаков поразрядных цифр, .а выходы подключены ко входам регистра промежуточных сумм, выходы которого соединены со входами выходного регистра. Выходы последнего соединены со вторыми входами

666538 параллельных двоично-десятичных декадных сумматоров. Вход разрешения записи регистра промежуточных сумм соединен с выходом формирователя сигнала записи, первый вход которого соединен с выходом распределителя, а второй вход — со вторым выходом генератора тактовых импульсов. Вход разрешения записи выходного регистра соединен с первым выходом генератора тактовых импульсов.

На чертеже приведена структурная схема предложенного преобразователя.

Преобразователь содержит формирователь признаков поразрядных цифр 1, параллельные двоично-десятичные декадные сумматоры 2-4, регистр промежуточных сумм 5, генератор тактовых импульсов 6, распределитель 7, формирователь сигнала записи 8 и выходной регистр 9.

Преобразователь работает следующим о6разом.

Тактовые импульсы генератора 6 поступают на вход распределителя 7, который поразрядно подключает входные разряды преобразуемого двоичного кода. На выходе формирователя 1 по лучаются разряды десятичного эквивалента по весу 1, 2, 4, 8, 1, 6 и т,д., которые поступают на входы сумматоров 2-4. На вторые входы сумматоров поступает параллельный код с выхода регистра 9, соответствующий нулю. В моменты паузы тактовых импульсов, выходной сигнал сумматоров 2-4 с помощью формировате ля сигнала записи 8 записывается в регистр 5, а в начале следующего такта от переднего фрон та импульса с прямого выхода генератора 6 перезаписывается в регистр 9 и с выхода регистра

9 поступает на вторые входы сумматоров 2-4.

В сумматорах это число суммируется с числом, соответствующим последующему разряду. поступающего двоичного числа и с помощью сигнала формирователя 8 записывается в регистр 5. Таким образом, в каждом такте получается одна промежуточная сумма и последним тактом записывается в реги тр двоично-десятичное эначе4

we преобразуемого кода. Для преобразования и-разрядного кода требуется n+1 тактов.

Таким образом, за счет применения параллельного сумматора уменьшается время преобразования, S

Формула изобретения

Преобразователь двоичного кода в двоичнодесятичный код, содержащий генератор тактовых импульсов, первый выход которого соединен с входом распределителя, выход которого соединен с входом формирователя признаков поразрядных цифр, отличающийся тем, что, с целью повышения быстродействия преобразования, в него введены параллельные двоично-десятичные декадные сумматоры, регистр промежуточных сумм, формирователь сигнала записи, выходной регистр, причем первые входы параллельных двоично-десятичных декадных сумматоров соединены с соответствующими выходами формирователя признаков поразрядных цифр, а выходы подключены к входам регистра промежуточных сумм, выходы которого соединены со входами выходного регистра, выходы которого соединены со вторыми входами параллельных двоично-десятичных декадных сумматоров, вход разрешения записи регистра промежуточных сумм соединен с выходом формирователя сигнала записи, первый вход которого соединен с выходом распределителя, а второй вход — со вторым выходом генератора тактовых импульсов, вход разрещения записи выходного регистра соединен с первым выходом генератора тактовых импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР И 503234, G 06 F 5/02, 1976.

2. Авторское свидетельство СССР Р 513492, Н 03 К 13/24, 1976.

Заказ 3185/38

Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель В. Евстигнеев

Редактор Л. Утехина Техред И.Асталош КорректорА, Власенко

Преобразователь двоичного кода в двоично-десятичный код Преобразователь двоичного кода в двоично-десятичный код Преобразователь двоичного кода в двоично-десятичный код 

 

Похожие патенты:

Изобретение относится к построению сетей связи для передачи информации по вычислительным сетям

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики

Изобретение относится к устройствам автоматики и вычислительной техники, и может быть использовано, например, в преобразователях “перемещение-код” приводов контрольно-измерительных систем

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к технологиям автоматизированной последовательности выполняемых действий

Изобретение относится к способу сообщения и согласования между клиентом с ограниченными ресурсами и сервером в услуге передачи мультимедийного потока, связанному с доставкой пакетов данных
Наверх