Устройство для преобразования двоичного кода в двоично- десятичный

 

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61} Дополнительное к авт. свид-ву— (22} Заявлено 290976{2l } 2408017/18-24 с присоединением заявки HP— (23} ПриоритетОпубликоваио 250679.Бюллетень HP 23

Дата опубликования описания 25.06.79 (51}м 2

G 06 F 5/02

Государственный комитет

СССР оо делам изобретений и открытий (53} УДК681. 325 (088. 8) (72} Авторы изобретения л.с. Берштейн, В.ф Гузик, С.ф. Костина и В.В. Лисуненко (71} Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ДВОИЧНОГО КОДЛ В ДВОИЧНО-ДЕСЯТИЧНЫЙ

Изобретение относится к вычисли;тельной технике и может использоваться в автоматизированных системах управления, информационных системах.

Известно устройство для преобразования двоично-десятичных чисел в двоичные и обратно, содержашее динамический регистр, восемь триггеров, сумматор, пять элементов И и инвертор (1).

Недостатком устройства является отсутствие коррекции, необходимость которой появляется из-за возникновения ошибки при преобразовании десятичных дробных чисел методом умно- 5 .жения на 1010. Существенным недостатком также является и наличие динамического регистра на магнитном барабане или магнитострикционных линиях задержки.

Наиболее близкое к.предлагаемому изобретению устройство для преобразования двоичного кода в двоично-десятичный содержит блок управления, выход которого соединен с входом распределителя импульсов, выход которого подключен к первым входам первого и второго элементов И, выход второго элемента И соединен с первой выходной шиной устройства, выход пер-ЗО ваго элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом регистра произведения, выход третьего элемента И соединен с входом второго элемента ИЛИ, выход блока формирования коэффициентов соединен с входом регистра множителя, выход которого соедчнен с входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом последовательного сумматора, выход которого соединен с вторым и первым входами соответственно первого и пятого элементов И, выход пятого элемента И соединен с вторым входом первого элемента ИЛИ, элемент задержки и регистр множимого (2).

Недостаток такого устройства невозможность обратного преобразования.

Цель изобретения — расширение класса решаемых задач путем возможности обратного преобразования.

Это достигается тем, что устройство дополнительно содержит буферный регистр, второй элемент задержки, элементы И, ИЛИ, причем вход блока управления подключен к первой вход6693 ной шине, выход распределителя импульсон соединен с первыми входами третьего, с шестого по шестнадцатый и с вторыми входами четнертого и пятого элементов И, с. входом блока формирования коэФфициентов, вход буфер. ного регистра соединен с второй вход- ной шиной, а выход — с первыми входами третьего, четвертого и пятого элементов ИЛИ, выход третьего элемента ИЛИ соединен с входом первого элемента задержки, выход которого соединен с вторыми входами девятого и десятого элементов И, выход регистра множимого подключен к вторым входам шестого, одиннадцатого, тринадцатого элементон И, выход регистра Произведения соединен с вторыМи входами второго, двенадцатого шестнадцатого элементов И и пятого элемента ИЛИ, выход которого подключен к второму входу третьего эле- 3) мента И, выход шестого элемента И соединен с вторыми входами третьего и четвертого элементов ИЛИ, выход последнего подключен к вторым входам седьмого и восьмого элементов И, вы- 26 ходы которых соединены с третьим и четвертым входами нторого элемента ИЛИ., выход которого соединен с третьим входом третьего элемента

ИЛИ, выходы с девятого по двенадцатый элементов И подключены к входам шестого элемента ИЛИ, выход которого соединен с вторым входом последовательного сумматора, выход которого соединен с вторыми входами четырнадцатого и пятнадцатого элементон

И, выходы которых подключены к первым входам соответственно седьмого и восьмого элементов ИЛИ, выход тринадцатого элемента И соединен с вторым входом седьмого элемента ИЛИ, 40 выход которого соединен с нходом нторого элемента задержки, выход которого соединен с третьим входом четвертого элемента И и вторым входом восьмого элемента ИЛИ, выход которо- 45

ro подключен к входу регистра множимого, выход шестнадцатого элемента И подключен к второй выходной шине устройства.

На чертеже дана функциональная схема предлагаемого устройства для преобразования двоичного кода н двоично-десятичный.

Устройство содержит блок 1 управления, блок 2 формирования коэффициентов, распределитель 3 импульсов, регистр 4 множимого, регистр 5 множителя, элементы И 6-21, элементы ИЛИ

22-29, последовательный сумматор 30, регистр 31 произведения, буферный регистр 32, первый и второй элемен- 60 ты 33 и 34 задержки, первую и вторую входные шины 35 и 36, первую и вторую выходные шины 37 и 38 устройства.

Математическое обеспечение работы следующее. Информация представляет52 4 ся в виде двоично-десятичных дробей и в устройстве преобразуется методом последовательной обработки цифр преобразуемого числа, который представляется алгоритмом

0 )((a <р а,) jq,<„,+a fg+a,, Я где N - преобразуемое число;

m - число разрядов преобразуемого числа; — основание системы счисления преобразуемого числа; а - коэффициент разряда преобразуемого числа.

Известно, что данный способ преобравания пРигоден для обработки целых чисел, поэтому в данном случае необходимо вводить коррекцию, которая сводится к умножению полученногО в результате преобразования числа на поправочный коэффициент К

К = 2 " 10

Преобразование двоичного кода в двоично-десятичный в режиме вывода информации осуществляется по алгоритму

Из.- о1 -4Е (Е-1)1

Р (ф 0,1010) ф = P (cj)()) О, 1010), -(4(+ 1)

? -(11+ М) 2

У = ф

0,2 э (2)

1 = 1, 2, 3 ... в где n — количество разрядон числа н двоичной системе счисления; показатель разряда;

m - -целое положительное число, определяющее количество разрядов десятичной системы счисления

У2 исходный двоичный код числа;

Ф - двоичный остаток в - получаемые тетради в двоич2 е но-десятичной системе счисления. Устройство работает следующим образом.

Оно выполняет две функции — функцию преобразования дноично-десятичного кода в двоичный (ввод информации) и функцию преобразования двоичного кода в двоично-десятичный (вывод информации).

В первом случае необходимо в соответствии с формулой (1) старшую

2"10 тетраду вводимого числа умножить на 1010, затем сложить полученный результат с очередной 2-10 тетрадой. Образовавшуюся сумму вновь умножить на 1010 и т.д. Всего нужно выполнить (m-1) чередующихся операций умножения и сложения. На вход бж ка 1 управления поступает сигнал ввода, по которому в распределителе 3 импульсов вырабатываются последовательно сигналы 1 — умножение, 2 — сложение, К - умножение на корректирующий коэффициент К, по которому подготавливается в блоке форми669352

Формула изобретения рования коэффициентов нужный коэффициент и вносится в регистр 5 множителя. Входная информация, вносимая в буферный регистр 32 в виде тетрад

2-10 числа, поступает через элемен ты ИЛИ 24, задержки 33, И 15, ИЛИ 27 на первый вход последовательного сум- 5 матора 30, а через элементы ИЛИ 25, И 12, ИЛИ 23 на второй вход последовательного сумматора. Полученная сумма с выхода сумматора через элементы И 19, ИЛИ 28, элемент 34 за- 10 держки, ИЛИ 29 вносится в регистр 4 множимого. Затем вырабатывается сигнал 2 (сложение), по этому сигналу содержимое регистра 4 множимого поступает через элементы И 16, ИЛИ 27 15 на первый вход сумматора 30, а очередная тетрада с буферного регистра

32 через элементы ИЛИ 25, И 13, ИЛИ

23 поступает на второй вход сумматора

30, полученная сумма через элементы 20

И 20, ИЛИ 29 вновь записывается в регистр 4 множимого. Затем вновь вырабатывается сигнал 1 — умножение и содержимое регистра множимого поступает вновь на элементы И 11, ИЛИ 24 и ИЛИ 25 и т.д,, т.е. содержимое регистра множимого умножается на 1010.

Затем по сигналу Сложение умноженное на 1010 число сложится со следующей тетрадой. В .схеме производится (m-1) операция умножения и (m-1) операция сложения, где m-порядок десятичного числа. В результате в регистре 4 множимого образовался двоичный нескорректированный код вводимого числа. 35

Для выполнения коррекции вырабатывается сигнал К, по которому выполняется умножение множимого, хранимого в регистре 4 множимого, на множитель, поправочный коэффици- 40 ент, содержащийся в регистре 5 множителя.

Младший разряд множителя подготавливает элемент И 9, т.е. если его значение равно 1, то эле45 мент И 9 будет пропускать множимое разряд за разрядом, которое следует с выхода регистра 4 через. элементы

И 18, ИЛИ 28, задержки 34, И 9, ИЛИ

23 на второй вход сумматора. Полу- ченное частичное произведение с выхода сумматора вносится через элементы И 10, ИЛИ 22 в регистр 31 произведения.

Во втором цикле образуется второе частичное произведение, которое складывается с первым частичным произведением, поступающим с выхода реги стра 31 произведения через элементы

И 17, ИЛИ 27 на первый вход сумматора 30. Всего образуется П частичных 50 произведений, где П вЂ” число разрядов множителя.

В результате этой операции в регистре 31 произведения образуется скорректированное двоичное число, которое поступает через элемент И 21 при наличии соответствующего потенциала на первую вчходную шину 37 устройства.

При выводе информации из центрального процессора устройство работает в соответствии с алгоритмом (2), по которому преобразуемое двоичное число нужно умножить на 0,1010, отделить оТ полученного произведения четыре старших разряда, которые будут представлять первую двоично.-десятичную тетраду. Затем полученный остаток вновь умнотить на 0,1010 и опять отделить тетраду и т.д. Блок 1 управления по сигналу Печать, поступающему из центральной схемы управления, вырабатывает необходимые управляющие сигналы — Преобразование, которые осуществляют управление работой устройства. Информация в двоичном коде вносится в буферный регистр, освобождая таким о6разом центральный процессор для выполнения других операций. Из буферного регистра двоичный код через элементы ИЛИ 26, H 8, ИЛИ 23 поступает на второй вход сумматора, а через

ИЛИ 24, элемент задержки 33, И 14, ИЛИ 27 на первый вход сумматора, полученная сумма через элементы И 6, ИЛИ 22 вносится в регистр 31 произведения, из которого через элемент

И 7 очередная тетрада поступает на вторую выходную шину 38 устройства.

Остаток вновь вносится через элементы ИЛИ 26, И 8, ИЛИ 23 и затем на второй вход сумматора 30, а- также е выхода элемента ИЛИ 23 через элементы ИЛИ 24, задержки 33, И 14, ИЛИ 27 на первый вход сумматора 30.

Предлагаемое устройство позволяет совмещать функции устройства ввода и вывода, и так как основные принципы преобразования кодов (при вводе и выводе} совпадают в главной операции — умножении на 1010, реализация описанного алгоритма не ведет к сумми» рованию оборудования, необходимого для их отдельной реализации, а лишь незначительно увеличивает оборудование схемы.

Устройство для преобразования двоичного кода в двоично- десятичный, содержащее блок управления, выход которого соединен с входом распределителя импульсов, выход которого подключен к первым входам первого и второго элементов И, выход второго элемента И соединен с первой выходной шиной устройства, выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом регистра произведения, выход третьего элемента И сое динен с входом второго элемента ИЛИ, 669352

ЦЯИИПИ Заказ 3658/40 Тираж 779 Подписное

Филиал ППП Патент, г. ужгород, ул. Проектная,4 выход блока формирования коэФфициентон соединен с входом регистра множителя, выход которого соединен с нхо. дом четвертого элемента И, выход которого соединен с вторым входом вто1 рого элемента ИЛИ, выход которого сое" инен с перным входом последовательно- 5 го сумматора, выход которого соединен с вторым и первые входами соотнетстненно первого и пятого элементов И, выход пятого элемента И соединен с вторим входом первого элемента ИЛИ, 10 элемент задержки и регистр множимого, о т л и ч а ю Ш е е с я тем, что, с целью расширения класса решаемых задач путем возможности обратного преобразования, устройстно дополнительно содержит буФерный ре-. гистр, второй элемент задержки, элементы И, ИЛИ, причем вход блока уп= ранления подключен к первой входной шине, выход распределителя импульсон соединен с первыми входами третьего, шестого по шестнадцатый и с вторыми входами четвертого и пятого элементов И, с входом блока Формирования коэФФициентов, вход буФерного регистра соединен с нторой входной 25 шиной, а выход — с нерными нхоцами третьего, четвертого и пятого эле-. ментов ИЛИ, выход третьего элемента

ИЛИ соединен с нходом первого элемента задержки, выход которого соединен с вторыми нходами девятого и десятого элементов И, выход регистра мнажимого подключен к вторым входам шестого, одиннадцатого, тринадцатого элементов И, выход регистра про 5 изведения соединен с вторыми входами второго. лненадцатого, шестнадцатого элементов И и пятого элемента

ИЛИ, выход которого подключен к второму входу третьего элемента И, выход шестого элемента И соединен с вторыми входами третьего и четвертого элементов ИЛИ, выход последнего подключен к вторым входам седьмого и восьмого элементов И, выходы которых соединены с третьим и четвертым входами второго элемента ИЛИ, выход которого соединен с третьим входом третьего элемента ИЛИ, выходы с девятого по двенадцатый элементов И подключены к входам шестого элемента

ИЛИ, выход которого соединен с вторым входом последовательного сумматора, выход которого соединен с вторыми входами четырнадцатого и пятнадцатого элементов И, выходы которых подключены к первым входам соответственно седьмого и восьмого элементов ИЛИ, выход тринадцатого элемента

И соединен с вторым входом седьмого элемента ИЛИ, ныход которого соединен с входом второго элемента задержки, выход которого соединен с третьим входом четвертого элемента И и BTQ рым входом восьмого элемента ИЛИ, выход которого подключен к входу регистра множимого, выход .шестнадцатого элемента И подключен к второй выходной шине устройства.

Источники инФормации, принятые во внимание при экспертизе

Х.Сухомлинов M.М и Выхонаиец В.И.

Преобразователи кодов чисел. ° Киев, Техника", 1965, с. 88-92.

2. Авторское свидетельство СССР

9 547763, кл. G 06 F 5/02ю 1974 °