Преобразователь двоичного кода в десятичный

 

Союз Советских

Социалистических

Республик

Оп ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 691842 (61) Дополнительное к авт. саид-ву (22) Заявлено 01,06.76 (21) 2369840/18 — 24 (51)Nt,. Кд.

G 06 F 5/02 с присоединением заявки J%

Государственный квинтет

СССР оо делам кзобрвтвнкв н открытой (23) Приоритет

Опубликовано 15.10.79. Бюллетень ¹ 38 (53) УДК 681.325 (088.8) Дата опубликования описания- 15.10. 79 (72) Автор изобретения

„.Г

М. Г. Дубров (7I) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДЕСЯТИЧНЫЙ

Изобретение относится к области вычислительной техники и мохеет быть использовано в устройствах цифровой автоматики.

Известно устройство для преобразования двоичных" чисел в десятичные, содержащее ре- " гистр, блок опроса, сдвиговые регистры по числу декад, усятичный счетчик (11.

- Однако данное устройство обладает невысоким быстродействием.

Наиболее близким по технической сущности к предложенному является преобразователь двоичного кода в десятичный, содержащий десятичный счетчик, двоичные счетчики, блок опроса, первую и вторую группы элементов И, многовходовой элемент И, причем входы элементов И первой группы соединены с информационными входами устройства и с выходами блока опроса, а выходы через шифратор подключены ко входам двоичных счетчиков, счетные входы которых соединены с выходами 2О элементов И второй группы, выходы двоичных счетчиков соединены с первымн входами элементов И второй группы и с соответствующими входами многовхоцового элемента И, вторые входы нечетных элементов И второй группы подключены ко.входу тактовой частоты устройства, первый вход блока опроса соединен с выходом многовходовот.о элемента И, а второй вход — подключен iso входу устройства (2).

Однако известное устройство также облада-. ет недостаточным быстродействием.

Целью настоящего изобретения является повышение быстродействия преобразователя.

Это достигается тем, что в преобразователь двоичного кода в десятичный, содержащий десятичный счетчик, двоичные счетчики, блок опроса, первую и вторую группы элементов И, многовходовой элемент И, причем входы элементов И первой группы соединены с информационными входами устройства и с выходами блока опроса, а выходы через шифратор подключены ко входам двойчных счетчиков, счетные входы которых соединены с выходами элементов И второй группы, выходы двоичных счетчиков соединены с первыми входами элементов И второй группы и с соответствующими входами многовходового элемен691842 4 и при этом на вымодах нечетных элементов И 3 импульсы будут появляться одновременно с импульсами тактовой частоты, а на выходах четных элементов И 3 с задержкой. Импульсы д 5 с выхода элементов И 3 поступают на вычитание в двоичные счетчики и на сложение в разряды десятичного счетчика 7. та И, вторые входы нечетных элементов И второ группы подключены ко входу тактовой частоты устройства, разрядные входы десятичного счетчика соединены с выходами соответствующих элементов И второй группы, первый вхо блока опроса соединен с выходом многовходового элемента И, а второй вход вЂ, подклю чен ко входу устройства, введен элемент задержки, вход которого подключен ко входу тактовой частоты устройства, а выход соединен со вторыми входами четных элементов И второй группы и с одним из входов многовходового элемента И, На чертеже представлена блок-схема преобразователя двоичного кода в десятичный. Пре- 15 образователь содержит блок 1 опроса, первую 2 и вторую 3 группы элементов И, многовходовой элемент И 4, двоичные счетчики 5, шифратор 6, десятичный счетчик 7, элемент 8 задержки, вход 9 устройства, информационные 20 входы 10 устройства, вход 11 тактовой частоты устройства.

При установлении любого счетчика 5 в нулевое состояние на его выходе появится высо сий потенциал, на выходе соответствующего элемента И 3 перестанут появляться импульсы и, таким образом, в соответствующий разряд счетчика 7 будет добавлено число, имевшееся в двоичном счетчике. При установлении всех счетчиков 5 в нулевое состояние будут появляться сигналы на выходе элемента И 4 и продолжится дальнейший опрос двоичных разрядов преобразуемого числа. Величина задержки элемента 8 выбирается больше времени формирования импульса переполнения в разрядах десятичного счетчика 7 с тем, чтобы исключить наложение сигналов переноса с сигУстройство работает следующим образом.

В исходном состоянии двоичные счетчики 5, десятичный счетчик 7 и блок опроса 1 находятся в нулевом состоянии, при этом на выходах двоичных счетчиков 5 имеется высокйй потенциал. При поступлении импульсов тактовой

30 частоты на вход 11 устройства появятся импуль- сы на выходе элемента задержки 8 и на выходе элемента И 4, При поступлении на вход 9 устройства сигнала "начало" с каждым импуль сом на выходе элемента И 4 будут последовательно появляться импульсы на выходах блока

35 опроса 1, Сигналы с вьуодов блока опроса 1 подключают через первую группу элементов И ко входу шифратора 6 разряды преобразуемо- ., го двоичного числа. При наличии в. каком-ни- 40 будь разряде двоичного числа "1" появляются сигналы на выходах шифратора 6, и в двоичные счетчики 5 запишутся" числа; соответствующие весу опрашиваемого в данный момент двоичного разряда. Как только состоя45 ние любого из двоичных счетчиков 5 станет ненулевым,на его выходе снимется высокий потенциал, на выходе элемента И 4 перестанут появляться импульсы и дальнейший опрос разрядов входного числа прекратится.

После записи кодов чисел в двоичйые счетчики 5 начнется добавление этих чисел н соответствующие разряды десятичного счетчика 7.

° Добавление осуществляется методом счета, при этом двоичные счетчики 5 работают на вы4и55 тание, а десятичный счетчик 7 на сложение, Нулевой потенциал на выходах двоичных счетчиков 5 разрешает прохождение тактовых импульсов на вход элементов И 3 второй группы, налами сложения.

Так как в предлагаемом устройстве суммирование чисел во всех разрядах десятичного счетчика осуществляется одновременно, то время преобразования меньше, чем у прототипа.

Формула изобретения

Преобразователь двоичного кода в десятичный, содержащий десятичный счетчик, двоичные счетчики, блок опроса, первую и вторую группы элементов И, многовходовой элемент И, причем входы элементов И первой группы соединены с информационными входами устройства и с выходами блока опроса, а выходы через шифратор подключены ко входам двоичных счетчиков, счетные входы которых соединены с выходами элементов И второй группы, выходы двоичных счетчиков соединены с первыми входами элементов И второй группы и с соответствующими входами многовходового элемента И, вторые входы нечетных элементов И второй группы подключены ко входу тактовой частоты устройства, разрядные входы десятичного счетчика соединены с выходами соответствующих элементов И второй группы, первый вход блока опроса соединен с выходом многовходового элемента И, а второй вход — подключен ко входу устройства, о т л и ч а ю- шийся тем, что, с целью повышения быстродействия, в него введен элемент задержки, вход которого подключен ко входу тактовой частоты устройства, а выход соединен со вторыми входами четных элементов И второй груп691842

1. Авторское свидетельство СССР Х" 432486, кл. G 06 F 5/02, 1971.

2. Авторское свидетельство СССР Р 525944, кл. G 06 F 5/02, 1974 (прототип), 17

Составитель Н. Шелобанова

Техред Л.Алферова

Редактор С. Равва

Тираж 786. Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений,и открытий

113035,Москва, Ж вЂ” 35,Раушская наб., д. 4/5

Заказ 6217/39

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4

Ilbl и с одним из входов многовходового элемента И.

Источники информации, принятые во внимание при экспертизе

Корректор Н Задерновская