Устройство для решения дифференциальных уравнений в частных производных

 

O ll N C A H- N E ;Й;,696494

ИЗОБРЕТЕН ИЯ

Свюз Свветсинк

Свтаиалнстичесиик ресетублни

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву (5е)М. Кд.

G 06 G 7/40 (22) Заявлено 03.02.77 (21) 2448853/18-24 с присоединением заявки ПЙ (23) Приоритет

Гесудврственный квинтет

СССР пв делам нзебретеннй к етхр@тей

Опубликовано 05.11.70. Бюллетень Рй 41

Дата опубликования описания08.11.79 (53 j УД К 681,333 (088.8) (72) Авторы изобретения

И. А. Николаев, А. Г. Тищенко и Б. Г. Фрадкия

Таганрогский радиотехнический институт имени

В. Д. Калмыкова (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ

УРАВНЕНИЙ В ЧАСТНЫХ ПРОИЗВОДНЫХ

Изобретение относится к обпасти вычислительной технике и может быть использовано при конструировании и разработке специализированных устроиств, предназначенных для решении дифференциальных урав5 нений в частных производных.

Известно устройство для решения дифференциальных уравнений, основанное на .10 принципе разрядно-аналоговой обработки информации и состоящее из разрядно-логической матрицы, построенной на вентильных схемах, на выходных шинах которой выдаются последовательности нмпульт5 сов, соответствующие парным произведениям разрядов чисел, поступающие на входы реверсивного сумматора, на выходе которого вырабатывается решение конечноразностного уравнения (lj .

Наиболее близким техническим решением к предложенному изобретению является устройство для решения дифференциальных уравнений в частных производных,содержащее Первый регистр, выход которого подключен к первым входам второго регистра и блока умножения и к входу блока шаговой коммутации, выход которого является выходом устройства, выход вто- рого регистра соединен со вторым входом блока умножения, выход которого через сумматор подключен к первому входу первого регистра, вторые и третьи входы регистров соединены с шиной задания начальных условий и шиной управляющего сигнала соответственно, и блок ввода (2j

Недостатком известных устройств является низкая точность.

Цель изобретения — повышение точности.

Указанная цель достигается тем, что в устройство введены третий регистр, элементы И н блок вычисления сеточной функции, первый вход которого подключен к выходу первого элемента И, первый вход которого соединен с выходом первого регистра, выход второго регистра подключен к первому входу второго элемен696494 а также уравнения Лапласа

15 AU f (2) что приводит соответственно к уравнениям

ЬУ=V (5) OU — Ч+ййЧ= О

Bt.

dU==y f

М или (6) та И, выход которого соединен со вторым входом блока вычисления сеточной функции, выход которого подключен к первому входу третьего элемента И, выход которого соединен с третьим входом блока умножения, четвертый вход которого подключен к выходу блока ввода, пятый вход блока умножения через третий регистр соединен с шиной задания начальных условий, вторые входы элементов И подключены к шине управляющего сигнала, а также тем, что блок вычисления сеточной функции содержит регистры, блок шаговой коммутации, блок умножения, сумматор и блок ввода, выход которого подключен к первому входу блока умножения,: выход которого соединен с входом сумматора, выход которого является выходом блока вычисления сеточной функции и подключен к одному входу первого регистра, выход которого соединен с одним входом второго регистра, вторым входом блока умножения и со входом блока шаговой коммутации, третий вход которого подключен к выходу второго регистра, другие входы регистров соединены с шиной задания начальных условий и шиной управляющего сигнала соответст-, венно, четвертый и пятый входы блока умножения являются соответственно первым и вторым входами блока вычисления сеточной функции., На чертеже представлена структурная схема устройства.

Устройство для решения дифференциальных уравнений в частных производных содержит регистры 1-3, блок 4. умножения, блок 5 авода, сумматор 6, блок 7 шаговой коммутации, элементы И 8-10, 4п блок 11 вычисления сеточной функции, в состав которого входит блок 12 ввода, регистры 13 и 14, блок умножения 15, сумматор 16, блок 17 шаговой коммутации, выход 18 является выходом устройства. вход 19 является входом устрой4 ства. На шины 20-26 подаются управляющие сигналы, шины 27, 28 служат для задания начальных условий. Вход 29 является входом блока 11 вычисления сеточной функции. Выход 30 является выходом блока 1 1.

Алгоритм, реализуемый устройством, получается в результате регуляризации уравнения теплопроводности

OU

Я+ + aU=О (3) или д(Ч йц) = Ь(Мя f } (4) где Р— известная константа, М вЂ” известная функция, с последую2. щим сведением к системе двух эллиптических уравнений

Система (5) соответствует Уравне"". : (3), система (6) — уравнению (4). Заменив в (5) и, (6) функции 1) V М,f сеточными функциями U< V;, М;,1;():номер узла сеточной области), а дифференциальные операторы -разностными операторами, получим системы разностных уравнений, которые решаются итерационным методом. Ограничимся случаем двух

1 ° пространственных индексов — t,,, при этом (5) и (6) соответственно принимают вид: (7) 696494

+ - >ê+1 (>«>к n+i> q п,(, К," (>+- Kt(z> - (>>р>к - п -,х n+-,к

Ч, =3 . (Ч. >+f-V.. t f- Ч >.-, Ч >4 "> (+((3. >d >-((-()> >

,к (нг,к и+ к ni(к

n+> к+>

>, = ди >,>м+ Э) ">, - + >)->"(,ф-(Р, ++/ß . (8) + Ч Фъ Ч +ZV х (где к — номер итерации, -номер временного слоя.

Работа устройства происходит сле- (5 дующим образом. По шине задания начальных условий 27 в регистры 1, 2, 3

>6 заносятся начальные условия f ° И> U

1,31 >4. > соответственно. Эти значения, а также информация, поступающая из блока 5 вво- 20 да, умножаются в блоке 4 умножения каждое на свой коэффициент в соответствии с первым уравнением системы (7) или (8). При этом сигнал на шине 23 закрывает элемент И 10 и информация из блока 11 в блок 4 не поступает. Полученные произведения складываются в сумматоре 6 и обновленное значение сеточной функции U „- поступает на регистр 1.

>Ф

При решении сйстемы (7) управляющими ЗО сигналами на шинах 22, 24 открыты элементы И 8,9, связывающие выходы регистров 1,2 с первым и вторым входами блока 11 вычисления сеточной функции. При этом соответственно с видом 35 я к п системы (7) информация (> ° Ь У посту,1, „, пает на входы блока умножения 15. Блоки 12, 13, 14, 15 и сумматор 16 работают также, как и блоки 1,2,3,4,5 и сумматор 6. Управление работой регист- 40

pos 1,2, 13, 14 происходит с помощью управляющих сигналов по шинам 20, 25, что позволяет передавать информацию из одного регистра в другой, а также независимо друг от друга хранить информацию.

Блоки 7 и 17 шаговой коммутации служат для перекоммутации по управляющему сигналу на шине 21 и 26 выхода устройства 18 и выхода 30 блока 11 вычисления сеточной функции для решения соответственно третьего и четвертого уравнений системы (7) или (8). При этом в соответствии с уравнениями за55 несение начальных условий в регистры

2 и 14 осуществляется из регистров 1, 13. Элемент И 10 открыт сигналом на шине 23 и сеточная функция V посту1> пает из блока 11 в блок умножения 4, а затем в сумматор 6., При решении системы (8) элементы р цс»

8 и 9 закрыты и сеточные функци>(й»Q. в блок 11 не поступают. Если элементы

И 8,9,10 в процессе решения постоянно закрыты сигналами на шинах 23, 24, 22, то устройство работает независимо от блока ll а блок 11 может работать как самостоятельное устройство, что позволяет осуществить мультипрограммный . ре жим работы — независимое решение двух корректных уравнений нестационарной и/ или стационарной теплопроводности. Благодаря введению новых блоков и связей между ними повысилась точность устройст-ва.

Формула изобретения

1. Устройство для решения дифференциальных уравнений в частных производных, содержащее первый регистр, выход которого подключен к первым входам второго регистра и блока умножения и к выходу блока шаговой коммутации, выход которого является выходом устройства, выход второго регистра соединен со вторым входом блока умножения, выход которого через сумматор подключен к первому входу первого регистра, вторые и третьи входы регистров соединены с шиной задания начальных условий и шиной управляющего сигнала соответственно, и блок ввода, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в устройство введены третий регистр, элементы И и блок вычисления сеточной функции, первый вход которого подключен к выходу первого элемента И, первый вход которого соединен с выходом первого регистра, выход второго регистра подключен к первому входу второго элемента И, выход которого соединен со вторым входом блока вычисления сеточной функции, выход которого подключен к первому вховходом блока умножения и со входом блока шаговой коммутации, третий вход которого подключен к выходу второго регистра, другие входы регистров соединены с

5 шиной задания начальных условий и шиной управляемого сигнала соответственно, четвертый и пятый входы блока умножения являются соответственно первым и вторым входами блока вычисления сеточной функции.

Источники информации, принятые во внимание при экспертизе

1. Пухов Г. E. цифровые сетки параллельно-последовательского действия для интегрирования дифференциальных уравнейий Электроника и моделирование", вып.

3, Киев, 1974.

2. Авторское свидетельство СССР

N 373735, кл. 6 06 G 7/56, 1971. (прототип) 696494 ду третьего элемента И, выход которого соединен с третьим входом блока умножения, четвертый вход которого подключен к выходу блока ввода, пятый вход блока умножения через третий регистр соединен с шиной задания начальных условий, вторые входы элементов И подключены к шине управляющего сигнала.

2. Устройство по и. 1, о т л и ч а ющ е е с я тем, что блок вычисления сеточной функции содержит регистры, блок шаговой коммутации, блок умножения, сумматор, и блок ввода, выход которого подключен к первому входу блока умножения, выход которого соединен с входом сумматора, выход которого является выходом блока вычисления сеточной функции и подключен к одному входу первого регистра, выход которого соединен с одним входом второго регистра, вторым

ЦНИИПИ Заказ 6770/51 Тираж 780 Подписное

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4