Устройство для параллельного счета количества единиц (нулей) в двоичном числе
САН ИЕ
Союз Советских Социалистических Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) ДополнительНое к авт. свиЛ-нущ 450160 (22) Заивлено12.01.78(21) 2569353/18 24 (51) М. КЛ. с присоединением заявки ¹G 06 F 5/02 Государственный комитет СССР (23) П риоритет— Опубликовано 05.04.80. Бюллетень № 13 Дата опубликования описания,10.04.80 (53 ) УД К 681.32 7, (088.8) по делам изобретений и открытий (72) Авторы изобретения Г. Ф. Гриненко, П. П. Жигора и И. И. Шаехов » (7I) Заявитель 1 ..\» . »»9»»» И. » .Н»»» . ». » "»М»»»» !»» / (54) УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОРЭ СЧЕТА КОЛИЧЕСТВА ЕДИНИЦ (НУЛЕЙ) В ДВОИЧНОМ ЧИСЛЕ Изобретение относится к области вы- ; числительной техники и предназначепо для подсчета одноименных цифр в двоичных кодах, а также для вычисления модуля разности (m -1), где rn -количество единиц в этих кодах. По основному авт.свид.- % 450160 известно устройство для параллельного счета количества единиц (нулей) в двоичном числе. о Устройство содержит и -разрядный входной регистр,Ьц пгрупп сумматоров по и /2К сумматоров в каждой группе (3C k 4 tog n ). Выход суммы последнего сумматора каждой группы и выход переноса сумматора последней К группы соединены со входами соответствуюших. разрядов выходного регистра, Входы каждого i -го сумматора К группы соединены с выходами переноса 2 -го и 1 (2 i — 1) сумматоров (К-1) группы и с выходом суммы (i -1) сумматора К группы. Выходы 2 i -r î (2 1 -1}-го разрядов входного регистра соединены со @ходами i -го сумматора первой группы. Недостатком известного устройства является невозможность проверки на четность полученного результата. Целью изобретения является расширение функциональных возможностей за счет реализации проверки на четность числа, Эта цель достигается тем, что предложенное устройство содержит дополнительный регистр, элементов HF=, где с=Роя n+i,à n — число разрядов числа, С - 1 полусумматоров, 0 -2 элементов ИЛИ. Вход -ro элемента НЕ (i =2,, ) соединен с выходом -1-го полусуммат ра, первый вход которого соединен с «ым выходом устройств&» Второй вход g-го (К 2 ..., с -1) полусумматора подключен к выходу j -го (j 1,...,е -2) элемента ИЛИ, первый и второй входы ко» торого соединены соответственно с Z -м (3 +1-ым) выходами устройства. Первый выход устройства соединен с входом перво3 " 7265 го элемента HE и вторым входом первого полусумматора, а выходы элементов HEс входами дополнительного регистра. Структурная схема устройства представлена на чертеже. Устройство содержит разрядный входной регистр 1, выходной регистр 2, двоичные сумматоры 3, группы двоичных сумматоров 4-8, элементы ИЛИ 9, полусумматоры 10, элементы HE 11 и допол- IO нительный регистр 12. Устройство работает следующим образом. На входы регистра поступает параллельный двоичный код. С выходов этого регистра значения разрядов кода поступают попарно на входы сумматоров 3, объединенных в группы, число которых к равно Ьа очисел, сумматоров в кажпоА группе равно и /2к, где о — разрядность входного кода, K= 2, „., Qog u. На третий вход каждого двоичного сумматора поступает сигнал с выхода суммы предыдущего двоичного суммато25 ра, обьедй11яю цего младшие разряды рeгистра 1. Сигналы с выходов переноса двоичных сумматоров группы 4 поступают попарно на входы двоичных сумматоров группы 5, Аналогично проведена коммутазо ция входов и выходов двоичных сумматоров групп 5-8. Третий вход первого сумматора каждой группы свободен от связи. Он задействован в случае, если число выходов переноса с сумматоров предыдущей группы нечетно. Сигналы с выходов суммы последних сумматоров каждой группы и с выхода переноса сумматора последней группы 8 поступают на входы 4О регистра 2, где формируется двоичный код числа единиц т во входном коде, и на схему,осуществляющую вычисление модуля разности (rn-1). Эта схема состоит из инверторов 11, (Q -1) сумматоров по модулю два 10, (0 -2) элемен)5 тов ИЛИ 9 и дополнительного регистра 12. Значение младшего разряда кода, записанного в регистре 2, через инвертор 11 поступает на вход младшего разряда ðåгистра 12. Значение второго разряда кода, записанного в регистре 2, на соответствующий вход регистра 12 поступает через цепочку, образованную элементами 10 и 11. При этом, если значение младшего разря даа кода, записанного в регистре 2,равно единице; то значение второго разряда этого кода цепочкой элементов 10 и 11 на вход второго разряда регистра 12 передается без изменения. В противном случае это значение цепочкой 10 и 11 инвертируется, Значение третьего и последующих разрядов кода, записанного в регистре 2, на BxonbI соответствующих разрядов регистра 12 передается цепочкой, образованной элементами 9, 10 и 11. При этом значение . -го разряда, где j =39 <=Qog и +j., цепочкой элементов 9, 10 и и 11 передается на вход j -го разряда регистра 12 без изменения, если число единиц во всех разрядах, предьщуших -му, не менее -единицы. В противном случае значение т -го разряда, поступающее на соответствующий вход регистра 12, инвертируется. Описанный принцип работы устройства обеспечивает формирование в регистре 12 двоичного кода модуля выражения(т -1), где т — число единиц в коде, записанном в регистре 1, Таким образом, данное устройство обладает более широкими функциональными возможностями и может быть использовано в виде .отдельных узлов специализированных вычислительных устройств, в дискретных системах связи, например системах контроля, где необходимо вычисление модуля разности (m-1), а результат должен быть получен в виде двоичного числа Формула .изобретения Устройство для параллельного счета количества единиц (нулей) в двоичном числе по авт.свид. No 450160, о т л ич а ю ш е е с я тем, что, с целью расширения функциональных возможностей за счет реализации проверки на четкость числа, оно содержит дополнительный регистр, х элементов НЕ, где Q=Qog n+1, а n — число разрядов числа, Q .-1 - йолусумматоров, Q — 2 элементов ИЛИ, причем вход 1 -го элемента HE (1 =2,,",9 ) соединен с выходом 1 -l-го полусумматора, первый вход которого соединен с -ым выходом устройства, а второй вход К -ro . (К=2,..., 9. -1) полусумматора пподключен к выходу g {4 =1, ..., < -2) элемента ИЛИ, первый и второй входы ко4 торого соединены соответственно с и (Х +1)-ным Выходами устройствау первый выход устройства соединен также с входом первого элемента HE и с вторым входом первого полусумматора, а выходы элементов НЕ соединены с входами дополнительного регистра. 726526 Составитель E. Пупырев Редактор.Л. Утехина Техред С. Мигай Корректор М. Демчик Заказ 675/43 Тираж 751 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
