Преобразователь двоичного кода в двоично-десятичный код с масштабированием

 

Союз Советских

Социалистических

Республик

<>746498

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 050478 (21) 2626928/18-24 (51)М, Ил,.

06 F 5/02 с присоединением заявки №

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 070780.Бюллетень ¹ 25

Дата опубликования описания 07.078Q (Ç) 4К 681. 325 (088. 8) (72) Авторы изобретения

A. Д. Давидюк и Е. И, Жарова (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД С МАСШТАБИРОВАНИЕМ

30 г

Изобретение относится к области автоматики и вычислительной .техники и может быть использовано при построении устройств обработки информации, осуществляющих преобразование кодов с масштабированием<

Известен преобразователь кодов с масштабированием (1), содержащий входной двоичный счетчик, дешифратор, вы- >0 ходной счетчик и блок управления.

Недостатком данного преобразователя является узкость диапазона изменений масштабного коэффициента и слож.ность его изменения.

Наиболее близким по технической сущности к изобретению является преоб-" разователь двоичного кода в двоичнодесятичный код (2), содержащий преобразователь двоичного кода в числоим- 20 пульсный код, двоично-десятичный счет чик, делитель частоты, выход которого соединен с импульсным входом преобразователя двоичного кода в числоимпульсный код,а вход — с шиной синх-25 роимпульсов. Кроме того, известный преобразователь содержит дополнительный делитель частоты, выход которого подключен ко входу двоично-десятичного счетчика.

Недостаток известного преобразователя состоит в ограниченности диапазона: изменения масштабного коэффициента.

Цель изобретения — расширение диапазона изменения масштабных коэффици-, ентов.

Это достигается за счет того, что преобразователь содержит управляемый формирователь серий импульсов и управ-ляемый делитель частоты, импульсный вход которого соединен с выходом управляемого формирователя серий импульсов, а выход управляемого делителя частоты соединен с входом двоичнодесятичного счетчика, информационные входы управляемого делителя частоты и управляемого формирователя серий импульсов соединены соответственно с шинами делителя и шинами множителя, синхронизирующий вход управляемого формирователя серий импульсов соединен с шиной синхроимпульсов, импульсный вход управляемого формирователя серий импульсов соединен с выходом преобразователя двоичного кода в тиСлоимпульсный код, информационные .вхо-" ды которого соединены с шинами двоичного кода преобразователя.

746498

Другое отличие предлагаемого преббразователя сост"ойт в том," что в нем управляемый формирователь серий импульсов содержит двоичный счетчик, схему сравнения, регистр кода множителя, триггер и элемент И, первый

" вход которого является синхронизирующим входом управляемого формирователя серий импульсов, второй вход соединен вйходом т риггера ; à выход элемента

И является выходом управляемого Формирователя серий импульсов и соединен

cî счетным входом двоичного счетчика, выходы которого Соединены, с первой группой входов схемы сравнения, вторая группа входов которой соединена с выходами регистра кода множителя, 3$ а выход схема сравнения соединен с управляющим входом двоичного счетчика

" входоя-установки в ноль триггера, вход установки в единицу которого является импульсным входом управляемого 2О

Формирователя серий импульсов, информационные входы регистра кода множителя являются информационными входами управляемого формирователя се рий импульсон. б

- Блок -- схема предлагаемого преоб. разователя двоичйого кода в двоично десятичнмй код представлена на чер,теже.

Преобразователь содержит шины двоичного кода 1, преобразователь 2 дво" ичного кода в числоимпульсный код, шийу 3 синхроимпульсов, делитель частоты 4, управляемый Формирователь 5 серий импульсов, шины б множителя, управляемый делитель частоты 7, шины 35

8 делителя и двоично-десятичный счет чик 9, входные шины 10 дноично-десятичного кода, двоичный счетчик 11„ триггер 12, элемент И 13, триггер 14, элеменТ И 15, двоичный счетчик 16, 4О схему сравнения 17, регистр 18 кода множителя, двоичный счетчик 19, схему сравнения 20, регистр 21 делителя.

Преобразователь работает следующим образом. . 45

Двоичный преобразуемый код поступает по шинам 1 в преобразователь 2

" - двоичного кбда в числоимпульсный код и запоминается в обратном коде в счет" чике 11, при этом синхросигнал пос тупающий одновременно с двоичным кодом по шинам 1, обнуляет счетчики 9, 16, 19 и устайанливает в единичное состояние трйггер 12, "с"вйхбда кбторого разрушающий потенциал поступает на первый. вход элемента И 13„ разре " шая прохожфенйе постуййнйих на его второй вход с выхода дейКтеля частоты синхронизирующих сигналов. С выхода элемента И 13 сйнхронизирующие сиг налМ поступают на единичный вход триг-бО гера 14 управляемого формирователя 5 серий импульсов и на счетный вход двоичного счетчика 11. При заполнении двоичного счетчика 11 на его выходе формируется сигнал переноса, обнуляю- Я щий триггер 12 и запрещающий прохождение синхронизирующих сигналов через элемент И 13. Количество импульсов k синхронизирующего сигнала, проходящих на выход элемента И 13, соответствует входному двоичному коду, т.е. на его выходе формируется числоимпульсный код, эквивалентный двоичному входному коду. Сигналы числоимпульсного кода, поступающие в управляемый формирователь серий 5 импульсов устанавливают н единичйое состояние триггер 14, с выхода которого разрешающий потенциал поступает на первый вход элемента

И 15, на второй вход которого по ши- . не 3 поступают синхронизирующие сигналы. С выхода элемента И 15 сигналы поступают в управляемый делитель частоты 7 и на счетный вход двоичного счетчика 16 Двоичный код, образуемый на выходе счетчика 16, поступает на первую группу входов схем сравнения 17, на вторую группу входов которой поступает код множителя из регистра 18 кода множителя, подключенного к входным шинам 6 множи- теля.

При совпадении кодов, поступающих из счетчика 16 и регистра 18, схема сравнения 17 вырабатывает сигнал совпадения, обнуляющнй счетчик 16 и триггер 14, обнуливание которого запрещает прохождение синхросигналов,через элемент И 15. При этом число им"пульсов"при поступлении одного импульса на вход триггера 14 соответствует коду, поступающему по шинам 6. Общее количество импульсов синхросигнала на выходе формирователя 5 серий импульсов равно k.n, где n - значение числителя масштабного коэффициента о

Синхроиизация работы преобразователя двоичного кода в числоимпульсный код 2 и управляемого Формирователя 5 серий импульсов произнбдится за счет деления частоты синхронизирующих импульсов, поступающих в преобразователь 2, делителем частоты 4, при этом коэффициент деления частоты должен быть на единицу больше максимального значения масштабного числителя коэффициента.

Сигналы с выхода управляемого формирователя 5 серий импульсов поступают на счетный вход двоичного счетчика

19, Днои ный код, образуемый на выходе счетчика 19, поступает на первую группу входов схемы сравнения 20, на вторую группу входов которой поступает код делителя с регистра делителя 21, подключенного к шинам 8 делителя. При совпадении кодов схема сравнения вырабатывает сигнал совпадения, обнуляющий двоичный счетчик

l9 и поступающий на вход двоично-десятичного счетчика 9. Общее количество сигналов на выходе схемы сранне746498 ния равно -, где m знаменатель к ° 11

Щ масштабного коэффициента.

На выходе двоично-десятичного счетчика 9, подключенного к выходу управляемого делителя частоты 7, образуется двоично-десятичный код, эквивалент-5 ный входному двоичному коду, умноженному на масштабный коэффициент—

Ошибка преобразования не превышает одной единицы младшего разряда двоично-десятичного кода. 30

Предлагаемый преобразователь обладает, по сравнению с (21, положительным эффектом, отличающимся в воэмож" ности умножения преобразуемого кода на масштабный коэффициент вида где п,m — простые числа. Кроме того, это устройство требует для своего построения меньшего по сравнению с известными устройствами объема оборудования, Так, например, для реализации преобразователя тринадцатиразряд- 20

Його двоичного кода в четырехтетрадный двоично-десятичный код с применением ИМС 133.серии объем оборудования предлагаемого преобразователя составляет 16 элементов, тогда как для реа- 25 лизации равноценного устройства (2) объем оборудования составляет 42 !элемента. Низкое по сравнению с рассмотренными аналогами быстродействие предлагаемого устройства, присущее всем 30 преобразователям пересчетного типа, несущественно для очень широкого класса технических систем, в которых преобразовательные величины выводятся обслуживающему персоналу для визуально- 35 го восприятия или регистрируются электромеханическими печатающими устройствами. Например, описанный выше вариант устройства обеспечивает при величичине числителя масштабного коэффициен 40 та п = 50 и частоте следования синхро;ниэирующих импульсов, равной 10 мГц, максимальное время. преобразования

>npeor,. макс = 50 мс, которое обеспечивает визуальное восприятие обслуживающим персоналом преобразованной информации и ее регистрацию в дина.мическом режиме.

Формула изобретения

1. Преобразователь двоичного кода в двоично-десятичный код с масштабированием, содержащий преобразователь двоичного кода в числоимпульсный;код, двоично-десятичный счетчик, делитель частоты, выход которого соединен с импульсным входом 1преобразователя двоичного кода в числоимпульсный код, а вход I с шиной синхроимпульсов, отличающийся тем, что, с целью расширения диапазона изменения масштабных коэффициентов, он содержит управляемый формирователь серий импульсов и управляемый делитель частоты, 1импульснйй вход которого соединен с выходом управляемого формирователя серий импульсов, а выход управляемого делителя частоты сбединен с входом двоично-десятичного счетчика, информационные входы управляемого делителя частоты,и управляемого формирователя серий импульсов соединены соответственно с шинами делителя и шинами множителя, синхронизирующий вход 1управляемого,формирователя серий импульсов соединен с шиной синх-роимпульсов, импульсный вход управляемого формирователя серий импульсов соединен с выходом преобразователя

:двоичного кода в числоимпульсный код, информационные входы которого соединены с шинами двоичногб кода преобразователя.

2. Преобразователь по п. 1, о тл и ч а ю шийся тем, что в нем управляемый формирователь серий им:пульсов содержит двоичный счетчик, схему сравнения, регистр кода множителя, триггер и элемент И, первый вход которого является синхронизирующим входом управляемого формировате ля серий импульсов, второй вход соединен с выходом триггера„ а выход элемента И является выходом 1управляе" мого формирователя серий импульсов и соединен со счетным входом двоичноI

ro счетчика, выходы которого соединены с первой группой входов схемы срав-. нения, вторая группа входов которой соединена с выходами регистра кода множителя, а выход схемы сравнения соединен с управляющим входом двоич ного счетчика и входом установки в ноль триггера, вход установки в единицу которого является импульсным входом управляемого формирователя се ий импульсов, информационные входы регистра кбда множителя являются информационными входами управляемого формирователя серий импульсов. источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР у 521563, кл. G 06 F 5/00 1976.

2. Ав.торское свидетельство СССР

9 451990» кл. G 06 F 5/02, 1974.