Задатчик адреса для устройств адресования

 

Союз Советских

Социалистических

Республик

Ьп ИСАНИЕ

ИЗЬБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 747790 (6I ) Дополнительное к авт. свид-ву (22) Заявлено 05.01.78 (21) 257468Я/27 (5E)M. Кл.

В 65 Q 47/49 с присоединением заявки ¹

Гасударственный комитет (23) Приоритет

Опубликовано 15.07.80. Бюллетень № 26

Дата опубликования описания 18.07.80 ао делам нэобретеннй н открытнй (53) УДК 62-52:

:62 1.868. . 274/275 (088. 8) (72) Авторы изобретения

И. В. Антонен и E. B. Штернгарц

Ульяновский научно-исследовательский и проектнотехнологический институт машиностроения (7!) Заявитель (54) ЗАДАТЧИК АДРЕСА

ДЛЯ УСТРОЙСТВ АДРЕСОВАНИЯ1

Изобретение относится к области управления промышленными транспортными установками с информационным носителем, а именно к устройствам для задания адреса в системах автоматического адресования грузов транспортных установок, преимущественно в толкающих конвейерах а Известен задатчик адреса для устройств адресования, содержащий дроссели с эле» ментами намагничивания магнитов ад30 ресоносителя по числу кодовых разрядов носителей информации, синхронизирующий ключ, состоящий из двух магниточувствительных датчиков, подключенных к т5 входу элемента И и взаимодействующих с постоянно намагниченным ключевым магнитом, размещенным на адресоносителе, и блок управления записью адреса P) .

Недостатком этого устройства является необходимость предварительного стирания информации для записи следук> щего адреса.

Наиболее близким к изобретению по технической сущности и достигаемому результату является зедатчик адреса для устройств адресования, содержащий намагничивающую катушку, подключенную через реверсор к выходам элементов И, один из входов каждого из которых соединен с одним из .выходов датчика информации, взаимодействующего с магни-, тами адресоносителя, и блок управления с элементами ИЛИ и НЕ f2).

Датчик информации в этом устройстве управляется ключевым магнитом, что не позволяет осуществить последовательную запись (и считывание) информации и приводит к тотту, что в нем возможны лишь параллельные запись и считывание информации, при этом число катушек и датчиков должно быть равно числу магнитов, несущих информацию. Указанное требование снижает надежность функционирования устройства, так как катушки и датчики устанавливаются непосредственно на трассе конвейера и подвержены вибрации, а 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 б 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 в 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 г 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

3 7 перепадам температуры, воздействию полей и т.п.

Цель изобретения — повышение падеж ности работы задатчика адреса для устройства адресования.

Поставленная цель достигается тем, что блок управления содержит шифратор, элементы N -2И-ИЛИ и регистр сдвига, вход которого через элемент ИЛИ соединен с выходами датчика информации, а выходы подключены к одним из входов ячеек И элементов И-2И-ИЛИ, другие входы ячеек И, одного из которых непосредственно, а другого через одчн из элементов НЕ подключены к выходам шифратора, а выходы к другим входам элементов И, причем входы реверсора подключены к выходам элементов И через другие элементы HE.

На фиг. 1 изображена функциональная схема предлагаемого задатчика адреса; на фиг. 2 — его принципиальная схема.

Задатчик содержит датчик 1 информации, который реагирует на величину и направление магнитного поля (может быть использован, например датчик Холла) и имеет два выхода: один по северному N, а второй по южному 9 полюсу проходяшего

Вход шифратора, на котором во всех комбинациях имеется логический О, в таблице и на чертеже не показан.

Адрес набирается автоматически или вручную предварительно до прихода адресователя.

На первых входах ячеек И элементов

Н -2И-ИЛИ 10-11 присутствуют сигналы, определяемые состоянием шифратора 3, однако на их выходах установлены логические 0> так как на вторые входы ячеек И этих элементов сигналы с выходов регистра 2 сдвига не поСтуцают. Сигналы на выходе элементов И

7 и 8 отсутствуют и реверсор не включается.

47790 ф магнита; регистр 2 сдвига, шифратор 3, реверсор 4, намагничиваюшую катушку 5 и логические элементы ИЛИ 6, И 7 и 8, HE 9.1-9. П и Я -2И вЂ” ИЛИ 10 и 11.

Имеется ",акже магнит 12 адресоносителя, На принципиальной схеме показаны триггеры 13. 1-13.4, образующие регистр

2 сдвига, элементы 14.1-14.4, образуюшие шифратор 3, элементы И 15.1-15.2, времязадерживаюшие цепочки, выполненные на резисторах 16.1-16.2 и конденсаторах 17.1-17.2, элемент ИЛИ 18, элементы HE 19 — 23 и резистор 24, соединенные последовательно с конденс а тором 2 5.

В исходном состоянии регистр 2 сдвига готов к работе с первого выхода, на выходе шифратора 3 установлена определенная кодовая комбинация, определяемая заданным предварительно адресом. Кроме того, датчик 1 информации находится в состоянии готовности и сигналы на его выходах Я, Я отсутствуют (М = О, . 3=0).

Набранный адрес на выходе шифратора соответствует одной из комбинаций определяемой сигналами на входах 26 — 40 шифратора (см. табл.1).

Таблица 1

Работа устройства начинается с приходом носителя информации в зону действия задатчика адреса. Сигналы с выходов датчика 1 поступают на регистр 2 сдвига, где они последовательно как бы разворачиваются по соответствуюшим выходам (преобразование последовательного кода в параллельный), т.е. сигнал, соответствуюший прохождению первого магнита, появляется на первом выходе регистра 2, второго — на втором и т.д, Эти сигналы поступают на входы двух элементов Р4 -2И-ИЛИ 10-11. Сюда же поступают сигналы с шифратора 3, причем на входы ячеек И первого элемента N — 2И-ИЛИ 10 по90 6 выходной сигнал появляется на выходе элемента 10 или элемента 11, далее через элемент НЕ 20 (21) на входы элементов И 7 и 8. Сюда же подаются соответствующие сигналы с выхода датчика 1 информации (через делитель), которые пропускают сигнал на выход соответствующего элемента HE 22 и 23 при несоотвстствии записанной и требуемой полярности магнита носителя информации. Этот сигнал проходит на вход реверсора по шинам 0 или 0 и управS ляет его работой.

В табл. 2 и 3 показаны зависимости выходных сигналов задатчика адреса от наличия сигналов с датчика 1 информации (T ), полярность этих сигналов (N, $ ) и сигналов с выхода А, В элементов НЕ 20 и 21, определяемых состоянием триггеров регистра и элементов шифра тора.

Таблица 2

Выход

0 0

0 1

1 0

1 1

0 0

0 1

1 0

1 1

Т а б л и ц а3

Выход

0

1

0

0

0

0

0

Использование описываемого эадатчика адреса позволит уменьшить число катушек записи информации до одного при любом числе адресов, исключить необходимость перезаписи информации в случае совпадения имеющейся и требуемой информации для каждого магнита адресоносителя.

5 7477 ступают прямые, а второго — инверсные сигналы (сигналы на выходе шифратора

3 соответствуют заданному предварительно адресу ). .Сигнал с выхода регистра 2 сдвига поступает на первые входы ячеек

И первого и второго элементов

f4-2И-ИЛИ 10-11, а на их вторые входы подается сигнал, соответствующий выхсь-. ду шифратора 3, причем если на втором входе ячейки И первого элемента 1О

Я -2И-ИЛИ 10 присутствует логическая 1, то на втором входе ячейки И второго элемента N -2И-ИЛИ 1 1- логи ческий 0 и наоборот. Логическая 1 прис .гствует на выходе того элемента 15

N-2И-ИЛИ, у которого на какой-то ячейке И присутствуют две логические 1.

Это соответствует команде на запись по северному N или по южному $ полюсу.

Однако к реверсору эти команды подаются щ через элементы И 7 и 8, на входы которых заводится одна команда и сигнал с соответствующего выхода датчика 1 и через элементы НЕ 22 и 23. Если сигнал Т Я А с датчика 1 совпадает с подаваемой ко- 25 мандой, то команда на реверсор не проходит, т.е. данный магнит несет требуемый адрес и нет необходимости повторной перезаписи. Если указанные сигналы не совпадают, то команда проходит на ЗО реверсор, где усиливается и по намагни- 1 0 чивающей катушке 5 проходит ток опреде- 1 0 ленного направления.

Сигнал с выходов датчика 1 информации поступает на вход N (S ) и З далее на элементы И 15.1-15.2, сюда же поступает разрешающий сигнал РВ, определяющий наличие носителя информации или являющийся просто ключом задатчика адреса, управляемым операто- 40 ром.

0 1

С выхода элемента И 15.1-15.2 0 сигнал через времязадерживаюшую це- .

l почку 16. 1, 17.1(16.2, 17.2) поступает на схему И-НЕ, которая фактически 45 реализует операцию ИЛИ (элемент ИЛИ) .

Далее сигнал поступает на счетные входы триггеров 13,1-13.4, но так как легическая 1 на Д-входе присутствовала только у первого триггера, то именно ЗО на его прямом выходе сформируется импульс. Далее регистр 2 сдвига работает по. кольцу: второй, третий, четвертый с приходом очередных магиттов. Импульс выходов регистра 2 поступает на пер- M Ф о р м у л а и э о б р е т е н и я вые ячейки И элементов N-2И-ИЛИ, причем в зависимости от выходных сиг- Задатчик адреса для устройств адреналов шифратора 3 (точки а, б, в, r), сования, содержащий намагничиваюшую

7 747 катушку, подключенную через реверсор к выходам элементов И, один из входов каждого иэ которых соединен с одним иэ выходов датчика информации, взаимодействуюшего с магнитами адресоноснтеля, 5 и блок управления с элементами ИЛИ и

НЕ, о т л и ч а ю ш и и с я тем, что, с целью повышения надежности работы, блок управления содержит шифратор, эле,1 менты Й -2И-ИЛИ и регистр сдвига, вход которого через элемент ИЛИ соединен с выходами датчика информации, а выходы подключены к одним из входов ячеек..И элементов g -2И-ИЛИ, другие входы ячеек И одного из которых

790 8 непосредственно, а другого через один иэ элементов НЕ подключены к выходам шифратора, а выходы — к другим входам элементов И, причем входы реверсора подключены к выходам элементов И через другие элементы HF..

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 420519,.кл. В 65 6 47/50, 20. 06. 7 2.

2. Авторское свидетельство по заявке № 2305909/11, кл. В 65Cj 47/49, 25. 12.75 (прототип) .

747790

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 ц = ю (съ :з, 4Ъ . ъ Ц 3 ь

ЦНИИПИ Заказ 4157/12 Тираж 914

" Ъ чъ

Подписное

Задатчик адреса для устройств адресования Задатчик адреса для устройств адресования Задатчик адреса для устройств адресования Задатчик адреса для устройств адресования Задатчик адреса для устройств адресования 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Изобретение относится к системам уплотнения и разуплотнения данных, в частности к способу и устройству параллельного кодирования и декодирования данных в системах уплотнения-разуплотнения

Изобретение относится к области сжатия изображения, в частности к сжатию палитризованных изображений с использованием статистического кодера, а также с использованием параллельного статистического кодера

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики
Наверх