Устройство для контроля накопителей информации

 

пф, .ъ

АНЙ

<о767846

Союз Советских

Социалистических

Республик

ОПИС

ИЗОБРЕТЕНИЯ

+-"

Я ф

,у г

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву > 407398 (22) Заявлено 080179 (21) 2709716/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 300980, Бюллетень ¹ 36

Ъ

Дата опубликования описания 3009.80 (51) М. Кл.

G 11 С 29/00

Государственный комитет

СССР по делам изобретений н открытий (53) УДК 681 327 .17 (088.8) (72) Авторы изобретения

В.Х.Хейман и Г.С.Коргиилицын (71) Заявитель Рижский ордена Ленина государственный электротехнический завод ВЭФ им. В.И. Ленина (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ HAKOIIHTEJIEA ИНФОРМАЦИИ

Изобретение относится к запоминающим устройствам.

Известно устройство по авт.св. гт 407398, содержащее схему пуска-останова, вход которой подключен к выходу схегы сравнения чисел, а выход к счетчику адреса, схему сравнения адреса, один из входов которой подсоединен к выходу счетчика адреса, а выход — к схеме формирования кода чисел, контрольный регистр числа, счетчик циклов, вход которого подключен к выходу схемы сравнения адреса и ко входу контрольного регистра чисел, схему сравнения циклов, 15 один вход которой подсоединен к выходу счетчика циклов, другой — к выходу счетчика адреса, схему управления кодом чисел, вход которой соединен с выходом схемы сравнения циклов, а 20 выходы — со входами схемы формирования кода чисел и схемы сравнения чисел соответственно (15 .

Это устройство не обладает достаточной достоверностью:контроля из-за 25 отсутствия перебора адресов от старших к младшим при проверке влияния информации, записанной в одном разряде различных адресов, и отсутствии проверки вида бегущая "1". 30

Целью изобретения является повышение достоверности контроля.

Поставленная цель достигается тем, что устройство содержит коммутаторы числа и адреса и элементы НЕ, причем один из выходов схемы пуска-останова подключен к первому входу коммутатора числа, второй и третий входы которого соединены соответственно с выходами схемы формирования кода числа и одного из элементов НЕ, вход которого соединен с выходом схемы формирования кода числа, другой выход схемы пуска-останова подключен к первому входу коммутатора адреса, второй и третий входы которого соединены соответственно с выходами схемы формирования кода адреса и другого элемента НЕ, вход которого соединен с вы-. ходом схемы формирования кода адреса, выходы коммутаторов числа и адреса являются выходами устройства.

На чертеже представлена структурная схема устройства.

Устройство содержит схему 1 управления кодом чисел, .контрольный регистр 2 числа, счетчик 3 циклов, схему 4 сравнения циклов, схему 5 сравнения чисел, имитатор 6 ввода количества адресов, схему 7 сравнения

767846 адреса, счетчик 8 адреса, схему 9 пуска-останона, схему 10 формирования кода числа, имитатор 11 ввода кода числа, схему 12 формирования кода адреса, имитатор 13 ввода начального адреса, элементы HE 14,и 14, коммутаторы числа 15 и адреса 16.

Один иэ выходов схемы 9 подключен к первому входу коммутатора 15 числа, второй и третий входы которого соединены соответственно с выходами схемы 10 и элемента HE 14,, входом связанного с ныходом схемы 10.

Другой выход схемы 9 подключен к первому входу коммутатора 16, второй и третий входы которого соединены соответственно с выходами схемы 12 15 и элемента HE 14, вход которого соединен с выходом схемы 12. Выходы коммутаторов 15 и 16 являются выходами устройства, к которым под" " -ключаются входы контролируемого one- 2О ративного запоминающего устройства (ОЗУ).

Работает устройство следующим образом.

VcTpoAcTBo проверяют ОЗУ B QBB BTR-2 па. На первом этапе производится про верка влияния различных кодовых комбинаций в числе. По сйгналу",поступающему со схемы 9 пуска-остано""" "" ва," устанавливается н нулевое состояние счетчик 8 адреса, счетчик

3 циклов, контрольный регистр 2 числа, код с имитатора 13 ннода начального адреса (например, 00...00) поступает на схему 12- формирования

= -aorta адреса, коммутаторы числа и З5 адреса устанавливаются для трансляции в ОЗУ соответственно информации схемы 10 формирования кода числа и схемы 12 формирования кода адреса.

Производится запись нулевой ин- 4Q формации по нулевому адресу, счи "тывание и сравнение записанной информации с информацией, которая хранится в контрольном регистре 2 числа. При совпадении записанной и считанной информации происходит изменение адреса на "+1" в счетчике 8 адреса и измененный адрес поступает в ОЗУ. Нулевая информация записывается по первому адресу. Изменение кода адреса "+1" происходит в каждом цикле записи информации в ОЗУ и по всему информационному объекту, определяемому имитатором б вво"f(a количества адресов, производится запись нулевой информации. После записи нулевой информации по последнему адресу схема 7 сравнения адреса формирует сигнал, разрешающий изменение информации на "+1" в контрольном регистре 2 числа и схемы 10 фор- gp мирования кода числа. Иэмейенный код числа (00 ° ..00) записывается и счи тывается со сравнением по всему информационному объекту ОЗУ, и по

"сигналу, поступающему со схемы 7 срав- нения адреса, происходит изменение кода числа на "+."". Такая операция повторяется автоматически,до записи по всему информационному объему кода

11...11.

В случае неисправности ОЗУ считанная и эаписанная информация не совпадает и схема 5 сравнения чисел выдав ет сигнал, прерывающий работу устройства.

На втором этапе производится проверка влияния информации, записанной в одном разряде различных адресов.

Проверка производится по алгоритмам тестов "бегущий 0" и "бегущая "1". Выполнение алгоритма "бегущий 0" осуществляется с.тедующим образом.

Сигналы со схемы 9 пуска-останова устанавливают коммутаторы числа 15 и адреса 16 для трансляции информации н ОЗУ соответственно со схемы 10 формирования кода числа и схе 12 формирования кода адреса. Затем код числа с имитатора 11 поступает на схему 10 формирования кода числа. В первом цикле проверки информационного объема происходит сравнение нулевой информации, поступающей со счетчика 8 адреса и счетчика 3 циклов. B результате сравнения схема 1 управления кодом чисел запрещает запись кода числа, поступающего с имитатора 11 в ОЗУ.

Таким .образом, в первом цикле по нулевому адресу в ОЗУ записывается код

00...00, а по остальным адресам — код, установленный на имитаторе 11 (напри р, 11...11) .

B такте считывания по сигналу, постугающему со схемы 4 сравнения циклов, схема 1 управления кодом чисел запрещает прохождение кода числа с имитатора 11 на схему 5 сравнения чисел. Информация, считанная по нулевому адресу, сравнивается с кодом

00...00, а информация, считанная по другим, остальным адресам, сраннинается с кодом, поступающим с имитатора

11 ввода кода числа. После считывания информации по последнему адресу, определяемому имитатором б, схема 7 \сравнения адреса вырабатывает сигнал, rio которому йроисходит изменение содержимого счетчика 3 циклов на "+1". Схема 4 сравнения циклов вырабатывает Сигнал, по которому схема 1 управления кодом чисел запрещает запись кода числа (производит запись кода 00...00) по первому адресу и обеспечивает сравнение информации, записанной по первому адресу, с кодом 00...00, а информации, записанной по остальным адресам, в том числе и по нулевому, — c информацией, поступающей с имитатора 11.

В последующих циклах- происходит запись кода 00...00 по второму, третьему и т.д. адресам при записи ко767846 да числа, поступающего с имитатора 11 по остальным адресам информационного объема.

Таким образом обеспечивается выполнение алгоритма "бегущий 0" с перебором адресов от младшего к старшему.

Для выполнения ал- îðèòìà ""бегущий 0 с перебором адресов от старшего к младшему схема 9 пуска-останова подает сигнал для переключения коммутатора 16 адреса для трансляции tQ информации в ОЗУ из схемы 12 формирования кода адреса через элемент НЕ

14 . При этом через элемент НЕ 14 информация со схемы 12 формирования кода адреса транслируется таким образор, что на первом цикле в ОЗУ !

5 поступает последний адрес проверяемого объема адресов, затем предпоследний и т.д. Остальная работа устройства аналогична проверке при переборе адресов от младшего к старшему. 20

В случае несовпадения записанной и считанной информации схема 5 сравнения чисел выдает сигнал, прерывающий работу устройства.

Выполнение алгоритма "бегущая 1" g5 производится следующим образом.

В начале проверки при переборе адресов от младшего к старшему со схемы 9 пуска-останова поступают сигналы о переключении коммутатора 15 30 числа для трансляции в ОЗУ информации, поступающей со схемы 10 формирования кода числа через элемент

HE 14„,и переключении коммутатора 16 адреса для трансляции в ОЗУ информации, поступающей со схемы 12 формирования кода адреса. Остальная работа схемы аналогична проверке при пере.боре адресов от младшего к старшему при выполнении алгоритма "бегущий 0", однако схема 5 сравнения чисел выдает 40 сигнал, прерывающий работу устройства, в случае совпадения информации хотя бы в одном разряде.

B начале проверки при переборе адресов от старшего к младшему со . g5 схемы 9 пуска-останова поступают сигналы о переключении коммутаторов числа 15 и адреса 16 для трансляции в ОЗУ информации соответственно со схемы 10 формирования кода числа я схемы 12 формирования кода адреса через элементы НЕ 14> и 14, причем информация со схемы 12 формирования кода адреса транслируется таким образом, что на первом цикле в ОЗУ поступает последний адрес проверяемого объема адресов, затем предпоследний и т.д. Остальная работа устройства аналогичная проверке при переборе адресов от младшего к старшему.

В описанном устройстве повышена достоверность контроля ОЗУ за счет обеспечения выполнения алгоритма

"бегущая 1" и перебора адресов при контроле от младшего к старшему.

Формула изобретения

Устройство для контроля накопителей информации по авт ° св.9407398, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит коммутаторы числа и адреса и элементы НЕ, причем один из выходов схемы пуска-останова подключен к первому входу коммутатора числа, второй и третий входы которого соединены соответственно с выходами схемы формирования кода числа и одного из элементов НЕ, вход которого соединен с выходом схемы формирования кода числа, другой выход схемы пуска-останова подключен к первому входу коммутатора адреса, второй и третий входы которого соединены соответственно с выходами схемы формирования кода адреса и другого элемента НЕ, вход которого соединен с выходом схемы формирования кода адреса, выходы коммутаторов числа и адреса являются выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 407398, кл. 6 11 С 29/00, 1972 (прототип).

/

767846

Составитель В.Рудаков

Техред А. Ач Корректор И.Муска

Редактор И.Грузова

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 7212/49 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5