Управляемый элемент сеточной электро-модели

 

Союз Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (ii)822217

r ф

Ф

С м

Л,. „,Г -. г.Ф

К АВТОРСКОМУ СВИДЕИЛЬСТВУ (61) Дополнительное к авт. свнд-ву(22) Заявлено 129679 (21) 2780630/18-24

{51)М. Кл. с присоединением заявки ¹G 06 G 7746

1 псудярстаенмый «онитет

СССР по дмам изебретеннй и вт«рытий (23) Приоритет

Опубликовано 15,04,81,Бюллетень ¹ 14 (53) УДК 681. ЗЗЗ (088 ° 8) Дата опубликования описания 150481 (72) Авторы изобретения

Я.Я.Атрушкиевич, Я.Ф.Блейерс и Э.Э.Родэ (54) УПРАВЛЯЕФЯЯИ ЭЛЕМЕН Х СЕ 1 ОЧНОЙ

ЭЛЕКТРОМОДЕХ1К ни я 2) .

Изобретение относится к вычислительной технике и может быть использовано в специализированных аналоговых вычислительных машинах, в автоматизированных сеточных электромоделях.

Известно устройство для моделирования функционального сопротивления, включающее МОП-транзистор, резисторы и блоки управления и позволяющее моделировать проводимости jlJ, Однако в процессе эксплуатации из-за разогрева кодоуправляемой проводимости величина проводимости иэ« меняется, что значительно снижает точность моделирования, Наиболее близким к изобретению является кодоуправляемый элемент сеточной электромодели, содержащий блок проводимости, связанный с программным блоком и блоком развязки, соединенным с блоком слежения, связанныы с блоком аналоговой памяти и блоком управления. Данный элемент позволяет повысить точность моделирова»

Недостатком этого элемента являются малые пределы компенсации величи° ны проводимости. При выходе из строя любого элемента блока проводимости или прн ложном срабатывании разрядного ключа величина проводимости устанавливается с большой погрешностью, что снижает точность моделирования.

Кроме того,:известные. управляемые элементы не позволяют следить за правильностью включения разрядных резисторов при наборе решающего поля.

Цель изобретения - повышение точности моделирования.

Яоставленная цель достигается тем, что в управляемый элемент сеточной электромодели, содержащий блок прово15 димости, входы которого соединены с выходом блока управления, вход которого подключен к выходу блока слежения, програьмный блок, первый выход которого через блок аналоговой памяти

20 соединен с первьве входом блока слекения, второй вход которого подключен к выходу блока развязки, выход блока проводимости соединен с входами блока развязки и программного блока и первым выходом управляемого элемента, введены блок коррекции, регистр и блок дискриминаторов, входы которого соединены с группой выходов блока проводимости, выходы блока

Зц дискриминаторов подключены к первой

822217 группе входов блока коррекции, вторая группа входов которого соединена с группой входов блока управления и подключена к выходам регистра, .входы которого соединены соответственно с вторым выходом программного блока и группой вЫходов блока коррекции, выход которого является вторым выходом управляемого элемента, блок коррекции содержит элементы И, ИЛИ и

ИСКЛЮЧАЮЩЕЕ ИЛИ, пеРвые входы эле" О ментов ИСКЛЮЧАЮЩЕЕ ИЛИ являются первой группой входов блока коррекции, второй группой входов которого являются вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами первого элемента ИЛИ и первого и второго элемента И, выходы которых подключены к первым входам второго и третьего элементов .ИЛИ, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ под- 20 ключен к второму входу первого элемента ИЛИ и к первым входам третьего и четвертого элементов И, выходы которых соединены с вторыми:входами второго и третьего элементов ИЛИ, выхо- 75 ды первого и второго элементов И и второго и третьего элементов ИЛИ являются группой выходов блока коррекции, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми входами первого и третьего элементов И, вторые входы первого и второго элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ связаны соответственно с вторыми входами второго и четвертого элементов И, а выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входу первого элемента ИЛИ, выход которого является выходом блока коррекции.

На фиг,l представлена блок-схема 40 управляемого элемента сеточной электромодели; на фиг.2 - функциональная схема блоков цифровой коррекции.

Упра ляемый элемент сеточной элект-4 ромодели включает блок 1 проводимости, входами соединенный с выходами блока

2 управления, связанного входом с выходом блока 3 слежения. Программный блок 4 подключен первым выходом через блок 5 аналоговой памяти с первым входом блока 3 слежения, второй вход которого подключен к выходу блока

6 развязки, входом соединенного с выходом блока 1 проводимости и входом программного блока 4. Выход бло,ка 1 проводимости является выходом управляемого элемента. Группа выходов блока 1 проводимости подключена к группе входов блока 7 дискриминаторов, выходы которого связаны с первой группой входов блока 8 коррекции. Вторая группа входов блока

8 коррекции соединена с групйой входов блока 2 управления и с выходами регистра 9. Входы регистра 9 под- 5 ключены соответственно к второму выходу программного блока 4 и к группе выходов блока 8 коррекции. В блоке 1 проводимости с последовательно включенными разрядными резисторами 10 и разрядными ключами ll включены последовательно резистивные датчики 12, соединенные с входами соответствующих дискриминаторов 1315 блока 7 дискриминаторов. Выходы дискриминаторов 13-15 связаны с первыми входами элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 16-18. Первые входы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18 являются первой группой входов блока 8 коррекции °

Вторые входы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 16-18 являются второй группой входов блока 8 коррекции. Выход первого элемента ИСКЛЮЧАЮЩЕГО ИЛИ 16 соединен с первыми входами первого элемента ИЛИ 19 и первого и второго элементов И 20 и 21. Выходы первого и. второго элементов И 20 и 21 подключены к первым входам второго и третьего элементов ИЛИ 22 и 23.

Выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 соединен с вторым входом первого элемента ИЛИ 19 и с первыми входами третьего и четвертого элементов И 24 и 25, выходы которых связаны с вторыми входами второго и третьего элементов ИЛИ 22 и 23. Выходы первого и второго элементов И

20 и 21, подключенные к первому и второму входам триггера 26, а также выходы второго и третьего элементов

ИЛИ 22 и 23, подключенные к первому и второму входам триггера 27, являются первой группой выходов блока 8 коррекции. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

16 и 17 соединены соответственно с вторыми входами первого и третьего элементов И 20 и 24. Вторые входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и первого элемента И 21 соединены с выходом триггера 28, подключенным к управляющему входу ключа 29 блока

2 управления. Вторые входы второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 и четвертого элемента И 25 связаны с выходом триггера 26, соединенным с управляющим входом ключа 30 блока 2 управления ° Выход триггера 27 подключен к управляющему входу ключа 31 блока 2 управления и к второму входу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, выход которого связан с третьим входом первого элемента ИЛИ 19. Выход первого элемента ИЛИ 19 является вторым выходом блока 8 коррекции, Программный блок 4 включает генератор 32, соединенный с первым входом счетчика 33, выход которого связан с входом дешифратора 34. Первый, второй и третий йыходы дешифратора

34 подключены соответственно к первым входам счетчика 35 адресов, запоми822217 нающего устройства 36 и регистра 37 информации, второй вход-выход которого связан с вторым входом-выходом запоминающего устройства 36. Третий вход регистра 37 информации соединен с входом программного блока 4 и с вторыми входами счетчика 35 адpecos и счетчика 33.

Выход регистра 37 информации связан с регистром 9 и с цифроаналоговым преобразователем 38, соединенным с первым входом сумматора 39, второй вход которого подключен к первому выходу блока 1 проводимости. Выход сумматора 39 связан с блоком 5 аналоговой памяти.

Для упрощения изложения изобретения управляемый элемент показан с тремя резистивно-ключевыми ветвями.

В реальных сеточных электромоделях применяют управляемые элементы с 1015 резистивно-ключевыми ветвями.

Устройство работает следующим образом.

Управляемый элемент сеточной электромодели включают в схему и задают необходимый режим работы. В програм- 25 мный блок 4 записывают программу работы, по этой программе включают счетчик 33, на первый вход которого поступают импульсы с генератора 32. С выхода счетчика импульсы поступают на дешифратор 34 и с его выхода управляющие сигналы поступают на первые входы счетчика 35 адресов, запоминающего устройства 36 и регистр 37 информации. По этим сигналам счетчик адресов 35 выбирает адреса запоминающего устройства 36, в которые записывают исходную информацию из регистра информации 37.

По окончании записи информации в запоминающее устройство 36 произ- 40 водят занесение информации в блок

1 проводимости, Код величины проводимости блока

1 проводимости из запоминающего устройства 36 через регистр информации 45

37 поступает в регистр 9 и на вход цифроаналогового преобразователя 38, Выходное напряжение с выхода цифроаналогового преобразователя 38 поступает через сумматор. 39 в блок 5 аналоговой памяти. С выхода блока 5 аналоговой памяти напряжение поступает через блок 3 слежения на входы ключей 29-31 блока 2 управления. Для включения разрядного ключа 11 записывают 1 в триггер соответствующего разряда регистра 9. С выходов триггеров 26-28, в которые были записаны 1, управляющее напряжение поступает на управляющие входы ключей 29-31, включая их. Напряжение бО с выхода блока 3 слежения поступает на разрядные ключи 11 блока 1 проводимости, Величина установленной проводимости определяется програм.мным блоком 4. Если все необходимые 65 разряды блока 1 проводимости включились правильно, то заданная проводимость автоматически поддерживается в заданных пределах с помощью блока 5 аналоговой памяти, блока 3 сnåжения и блока 6 развязки.

Если не включился разрядный ключ

11 старшего разряда, а в триггер 28 регистра 9 записан сигнал 1, то величина падения на резистивном датчике 12 меньше порогового значения дискриминатора 13 и на его выходе появится сигнал 0 . Этот сигнал поступает иа первый вход первого элемента ИСКЛЮЧИОЩЕЕ ИЛИ 16 и второй вход первого элемента И 20. На второй вход первого элемента ИСКЛОЧИОЩЕЕ ИЛИ 16 поступает сигнал 1 с выхода триггера 28 регистра 9. На выходе первого элемента ИСКЛЮЧИОЩЕЕ

ИЛИ 16 появляется сигнал 1 и поступает на первые входы первого и второго элементов И 20 и 21. На втором входе первого элемента И 20 присутствует сигнал ".О" с выхода дискриминатора 13 и на выходе первого элемента И 20 появляется сигнал 0 ° 1 i

На втором входе второго элемента И

21 присутствует сигнал 1 с выхода триггера 28 и на выходе второго элемента И 21 появляется сигнал 1, который устанавливает триггеры 26 и

27 в состояние 1 . Сигналы 1 с выходов триггеров 26 и 27 поступа- ют на управляющие входы ключей 30 и

31 блока 2 управления и включают эти ключи. Напряжение с выхода блока 3 слежения через открытые ключи 30 и 31 поступает на разрядные ключи 11 младших разрядов и включает их, увеличивая общую проводимость блока 1 проводимости.

Если включился разрядный ключ ll старшего разряда, а в триггер 28 записан сигнал 0, то величина падения напряжения на резистивном датчике 12 больше пороговой величины дискриминатора 13 и на его выходе появляется сигнал 1 . Этот сигнал поступает на первый вход первого элемента ИСКЛЮЧИОЩЕЕ ИЛИ 16 и второй вход первого элемента И 20. 1На вто- рой вход первого элемента ИСКЛЮЧРЙОЩЕЕ

ИЛИ 16 поступает сигнал О с выхода триггера 28 ° На выходе первого элемента ИСКЛОЧЖОЩЕЕ ИЛИ 16 появляется сигнал 1, поступающий на пер вые входы первого и второго элементов И 20 и 21. На втором входе второго элемента И 21 присутствует сигнал О с выхода триггера 28 и на его выходе появляется сигнал 0 . На втором входе первого элемента И 20 присутствует сигнал 1 с выхода дискриминатора 13. На выходе первого

° ю элемента И 20 появляется сигнал 1 который устанавливает триггеры 26 и

27 в состояние "О".Сигнал "О" с выходов триггера 26 и 27 поступает на управ822217 ляющие входы ключей 30 и 31 блока 2 управления и отключает их.Напряжение с выхода блока 3 слежения не поступает на разрядные ключи 11 младших разрядов бло ь 1 проводимости и они отклюЧаются, уменьшая общую проводимость блока 1 проводимости.

Сигналы с выходов первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 16, 17 и 18 поступают на входы первого элемента ИЛИ 19, с выхода ко- о ,торого сигнал поступает на устройство отображения информации (на чертеже не показано) .

Описанная схема позволяет скорректировать величину проводимости за счет младших разрядов блока 1 прово. димости при неправильном включении в старших разрядах блока 1 проводимости.

Предлагаемый управляемый элемент сеточной электромодели наиболее целесообразно применять в аналоговом еточиом процессоре с большим количеством элементов. Использование изобретения в сеточном процессоре повыаает точность моделирования решающего 25 поля сеточной электромодели, а также позволяет осуществить контроль правильности набора параметров сеточной электромодели при решении задач теории поля. 30

Формула изобретения

1. управляемый элемент сеточной электромодели, содержащий блок проводимости, входы которого соединены с выходом блока управления, вход которого подключен к выходу блока слежения, программный блок, первый выход которого через блок аналоговой памяти соединен с первым входом блока слежения, второй вход которого подключен к.выходу блока развязки, вы- 45 ход блока проводимости соединен с входами блока развязки и программного блока и является первым выходом управляемого элемента, о т л и ч а ю щ и йс я тем, что, с целью повеления точ- 5{) ности, в него введены блок коррекции, регистр и блок дискриминаторов, входы которого соединены с группой выходов блока проводимости, выходы блока дискриминаторов подключены к первой группе входов блока коррекции, вторая группа входов которого соединена с группой входов блока управления и подключена к выходам регистра, входы которого соединены соответственно с вторым выходом программного блока и группой выходов блока коррекции, выход которого является вторым выходом управляемого элемента.

2. Элемент по п.1, о т л и ч а юшийся тем, что блок коррекции содержит элементы И, ИЛИ и ИСКЛЮЧАЮЩЕЕ

ИЛИ, первые входы элементов ИСКЛЬЧАЮЩЕЕ ИЛИ являются первой группой входов блока коррекции, второй группой входов которого являются вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами первого элемента ИЛИ и первого и второго элементов И, выходы которых подключенй к первым входам второго и третьего элементов ИЛИ, выход второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму входу первого элемента ИЛИ и к первым входам третьего и четвертого элементов И, выходы которых соединены с вторыми входами второго и третьего элементов ИЛИ, выходы первого и второго элементов И и второго и третьего элементов ИЛИ являются группой выходов блока коррекции, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми входами первого и третьего элементов И, вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ связаны соответственно с вторыми входами второго и четвертого элементов

И, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входу первого элемента ИЛИ, выход которого является выходом блока коррекции.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР

9 417803, кл. G 06 G 7/46, 1974, 2. Авторское свидетельство СССР

9 547790, кл, G 06 G 7/46, 1975 (про" тотип).