Цифровое программное устройство

 

Цифровое программное устройство, содержащее последовательно соединенные частотный датчик усилия, первый дискретный вычитатель, первый элемент ИЛИ, первый элемент И и реверсивный счетчик, выходы младших разрядов которого подключены к управляющим входам первого двоичного умножителя, а управляющие входы младших и старших разрядов - ко второму и третьему выходам первого дискретного вычитателя, соединенного четвертым выходом со вторым входом первого первого элемента ИЛИ, с первым входом второго дискретного вычитателя и с первым входом блока задания масштаба, выход которого подключен ко входу блока регистрации, а второй вход - к первому входу блока управления исполнительным механизмом и к первому выходу второго дискретного вычитателя, первый выход центрального блока управления подсоединен к первому входу триггера и к установочным входам суммирующего счетчика, выход которого соединен со вторым входом триггера, а счетный вход - с выходом второго элемента И, подключенного первым входом ко второму входу второго дискретного вычитателя и к первому выходу блока формирования опорных частот, а вторым входом - ко второму входу первого элемента И и к выходу триггера, вторые выходы центрального блока управления соединены через первый шифратор с управляющими входами второго двоичного умножителя, импульсный вход которого подключен ко второму выходу блока формирования опорных частот, а выход через первый делитель частоты - ко второму входу блока управления исполнительным механизмом, соединенного третьим входом со вторым выходом второго дискретного вычитателя, причем второй вход первого дискретного вычитателя подключен к выходу второго делителя частоты, а вход блока формирования опорных частот - к третьему выходу центрального блока управления, отличающееся тем, что, с целью повышения точности устройства, в него введены фазосдвигающий блок и последовательно соединенные второй шифратор, третий двоичный умножитель, третий элемент И и второй элемент ИЛИ, выход которого подключен ко входу второго делителя частоты, а второй вход - к выходу первого двоичного умножителя, импульсным входом соединенного с первым входом фазосдвигающего блока, второй выход которого подключен к импульсному входу третьего двоичного умножителя, импульсный вход - к первому выходу блока формирования опорных частот, а управляющие входы - ко вторым выходам второго шифратора, один из первых выходов которого соединен со вторым входом третьего элемента И, а входы - с выходами старших разрядов реверсивного счетчика.