Устройство для контроля типовыхэлементов замены

 

О Il И С А Н И Е 832557

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16. 07, 79 (21) 2842448/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 23. О 5. 81. Бюллетень М 19

Дата опубликования описания 28.05.8 1

3 (51)М. Кл.

G 06 F 11/26

ГвсудзРстввкньй хвмхтет

СССР ев дюми хзюбРоювхх.и етлритвй (53) УДК 381.325 (088.8) (72) Авторы изобретения

В. А. Кизуб, А. В. Мозгалевский, С. Н..-:Никифоров и А. Ю. Щербаков

Ленинградский ордена Ленина -э отехнический институт имеют В, И. Ульянова (Ленийа-)(71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ТИПОВЫХ ЭЛЕМЕНТОВ

ЗАМЕНЫ

Изобретение относится к контролю устройств вычислительной техники и

J е . может быть использовано для нахождения дефектов в типовых элементах замены ЦВМ.

Известно устройство поиска дефек5 тов в логических блоках, которое позволяет контролировать типовые элементы замены 11 ).

Однако при использовании этого

10 устройства на поиск всех дефектов затрачивается значительное время.

Наиболее близким техническим решением к предлагаемому является устройство для нахождения кратных неисправ35 настей в схемах ЦВМ. Это устройство позволяет отыскивать дефекты одновременно в нескольких объектах. Устройство содержит генератор импульсов, элементы ИЛИ, стробирующие, блокирующие и управляющие ключи, дешифратор, линию задержки, счетчик импульсов, триггер остановки, триггер последнего разряда счетчика, кнопки

"Сброс" и "Пуск", накапливающий сум— матор, индикатор совпадения, схему сборки, индикатор йсправности (2).

Недостаток устройства — значительные затраты времени на поиск дефектовв .

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство введен блок оперативной памяти, первый управляющий вход которого соединен с выходам блока управления и управляющим входом генератора тестов второй управляюf щий вход — с выходом элемента ИЛИ, группа информационных входов — со второй группой входов блока индикации и группой входов дешифратора, группа информационных выходов — с группой информационных входов генератора тестов.

При Гем блок оперативной памятия содержит последовательно соединенные первый и второй узлы памяти, пнфар3 832557 мационные входы первого узла памяти 1 являются информационными входами блока, управляющий вход — вторым управляющим входом блока, информационные выходы второго узла памяти являются информационными выходами блока, уп-. равляющий вход — первым управляющим входом блока.

Это позволяет после обнаружения очередного дефекта тест (генерат ор 10 тестов) возвращать не в исходное состояние, а в состояние, соответствующее моменту обнаружения предыдущего дефекта. В результате участок теста, на котором не обнаруживались 15 дефекты, не повторяется несколько раз.

На фиг. 1 представлена структурная схема устройства) на фиг, 2 — временная диаграмма работы устройства.

Устройство содержит блок управления, генератор 2 тестов, блок 5 оперативной памяти, состоящий из последовательно соединенных первого узла 3 памяти и второго узла 4 памяти, генератор 6 импульсов, М контролируемых типовых элементов 7 замены, коммутатор 8, 1! элементов 9 неравнозначности, элементы !0 ИЛИ, блок 11 индикации, дешифратор 12 ° . Устройство работает следующим образом.

По команде блока 1 управления (связь для упрощения на чертеже не показана) устаналиваются в исходные состояния генератор 2 тестов, первый узел 3 памяти и второй 4 узел памяти блока 5 оперативной памяти. Затем по команде "Пуск" блока 1 управления последовательно осуществляются следующие операции: генератор 2 тестов устанавливается в состояние, соответствующее содержимому второго узла

4 памяти, а содержимое первого узла

3 памяти блока 5 оперативной памяти

45 переписывается во второй узел 4 памяти блока 5 оперативной памяти. По этой же команде генератор 6 импульсов начинает вырабатывать импульсы рабочей частоты, поступление которых в генератор 2 тестов вызывает генерацию тестовых сигналов. Эти сигналы подаются на контролируемые типовые элементы 7 замены таким образом, что на идентичных входах всех контроли55 руемых элементов 7 действуют одинаковые сигналы. Выходные сигналы контролируемых элементов 7, пройдя через коммутатор 8, попадают на И М-вхо

4довых элементов 9 неравнозначности. где М вЂ” количество контролируемых типовых элементов 7 замены,а И— число выходов одного типового элемента

7 замены.

Причем коммутатор 8 обеспечив ае т подключение идентичных выходов контролируемых типовых элементов 7 замены к одному и тому же элементу 9 неравнозначности. Если на каком-то

К-ом выходе любого из контролируемых типовых элементов 7 замены на -ом тестовом сигнале появляется сигнал неадекватный сигналам на К-ых выходах остальных контролируемых типовых элементах 7 замены, то срабатывает

К-ый элемент 9неравнозначности

Выходной сигнал (команда "Останов" )

К-ого элемента 9 неравнозначности через,. элемент 10 ИЛИ прекращает генерацию импульсов рабочей частоты генератора 6 импульсов и тем самым прекращает работу генератора 2 тестов.

Эта же команда разрешает запись состояния генератора 2 тестов в первый узел 3 памяти блока 5 оперативной памяти. Кроме того, логические состояния ("0" или "1") выходов всех контролируемых типовых элементов 7 замены и генератора 2 тестов индицируются с помощью блока 1! индикации, по показаниям которого определяется неисправный типовой. элемент 7 замены и существующий в. нем дефект.

После обнаружения и фиксации дефекта блока 1 управления вновь выра3 батывает команду "Пуск". По этой "кос маиде генератор 2 тестов устанавливается в состояние, соответствующее содержимому второго узла 4 памяти блока 5 оперативной памяти, а состояние -! первого узла 3 памяти блока

5 оперативной памяти заносится во .второй узел 4 памяти блока 5 оперативной памяти °

В таблице показана последовательность переходов состояний генератора 2 тестов, первого и второго узлов

3,4 памяти блока 5 оперативной памяти по командам "Останов", соответствующим моментам обнаружения. дефектов, и

"Пуск".

Рассмотрим временную диаграмму, которую можно интерпретировать, как граф переходов состояний генератора

2 тестов, поиска дефектов в двух контролируемых типовых элементах 7 замены, реализуемую в известном уст5 832557 6 ройстне на примере двух дефектов в состояния после обнаружения каждого перв ом и тр ех — в о в тор ом типовых дефекта, Последний прогон теста элементах 7 замены (фиг. 2 а). Вер- свидетельствует об исправности обоих шины 1 о и 1 обозначают начало и типовых элементов 7 замены. Временная конец теста, время генерирования ко- > диаграмма. поиска Дефектов в тех же торого Т. типовых элементах 7 замены, реализуе())

Ф

Вершины 11 — соответствуют мо- мая в предчагаемом устройстве, пока% ментам (состояниям) обнаружения ц -го зан на фиг. 2 б. Между обозначениядефекта в -ом типовом элементе 7 ми на фиг ° 2 и таблицей сушествует замены, а вершины т, — повторным за- ð следующее соответствие о- о

М. пускам теста. Реализуемый в известном устройстве принцип основан на повторных запусках теста с начального 1 1 1 2 2 3 2 4

832557

<е

4.4 4-»

Le

44 4-»

4п ч и и ф 4.4 и сч .

44 ч

4 44 4 т

4-4 и ф

44 т 0

44 44 т.

4> о

44 4-» т о

4 о

44 о

44 о и о и

>Ж -Ф а g 0

)g С )

Я t Х

QJ Л б

И а о д - о

46 Е а и и Э

Ж E

Э

Г-» С 4

35

45

Формула изобретения

9 8325

Как видно из фиг. 2 б, при повторных запусках тест начинается не сначала, а с состояния, соответствующего моменту обнаружения предыдущего дефекта. В результате этого суммарное

5 время поиска всех дефектов сокращается. Если на всей длине теста в контролируемых типовых элементах 7 замены не обнаружено ни одного дефекта, то не срабатывает ни один элемент 9 неравнозначности. Прекращение проверки производится при появлении на выходах генератора 2 тестов последнего тестового сигнала, который выделяется дешифратором 12 и через элемент ИЛИ 10 останавливает генератор 6 импульсов. При этом исправность всех контролируемых типовых элементов 7 замены индицируется блоком 11 индикации. Выигрыш во времени от применения предлагаемого устройства по сравнению с известным можно определить следующим образом:

-Г <(4) «i) () (4) <«) >

1 1 1 2 2 3 25 ,где Т вЂ” (суммарное время поиска всех

:дефектов в известном уст-" ройстве; где Т вЂ” сумт.арное время поиска всех

t дефектов в предлагаемом устройстве.

Г t (4)+ 1(1)+ а(2-)+ а (1)Ф +(1)+T 1 1 1 2 2. З т

Ъ

Очевидно, что отношение Т / fg 7 1, т, е. предлагаемое устройство обеспечивает. сокращение времени поиска всех дефектов, следовательно, повышает быс тродейс тви е °

1 ° Ус троис тв о для K oHTpoJIR THIIQBblx 5p элементов замены, содержащее генера57 10 тор тестов, группа информационных выходов которого подключена ко вхо— дам контролируемых элементов и к группе входов дешифратора, выход которого подсоединен к первому входу элемента ИЛИ, выходом подключенного к первому управляющему входу генератора импульсов, второй управляющий вход которого соединен с выходом блока управления, а выход — с входом синхронизации генератора тестов, выходы контролируемых элементов подклю-„ чены ко входам коммутатора, группы выходов которого подключены к группам входов соответствующих элементов неравнозначности и первой группе входов блока индикации, выходы элементов неравнозначности соединены с соответствующими входами элемента ИЛИ, о т.ли чающ е е с я тем, что с целью повышения быс тр од ейс твия ус тр ойс тв а, оно содержит блок оперативной памяти, первый управляющий вход которого соединен с выходом блока управления и управляющим входом генератора тестов, второй управляющий вход — с выходом элемента ИЛИ, группа информационных входов — со второй группой входов бло- . ка индикации и группой входов дешифратора, группа информационных выходов — с группой информационных входов генератора тестов.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок оперативной памяти содержит последовательно соединенные первый и второй узлы памяти, информационные входы первого узла памяти являются информационными входами блока, управляющий вход — вторым управляющим входом блока, информационные выходы второ1 о узла памяти являются информационными выходами блока, управляющий вход — первым управляющим входом блока.

Источники инф >рмации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 378852, кл . Ei 06 F 11/00, 1968.

2. Авторское свидетельство СССР

У 533894, кл. 6 06 R 31/28, 1976 (прототип), 832557 а г

Составитель И. Алексеев

Редактор M. Ликович Техред Н.Майорош . Корректор Г. Назарова

Заказ 3973/82 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д, 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная,4

6 е

I (7