Долговременное запоминающее устройство

 

(72) Автооы изобретения

Г. А. Бородин, В. М. Константиновский и И. В. Огнев (7I) Заявитель (54) ДОЛГОВРЕМЕННОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности к долговременным запоминающим устройствам (ДЗУ) на интегральных запоминающих микросхемах (ЗМ) словарного типа с электрической перезаписью информации.

Известно долговременное запоминающее устройство на интегральных запоминающих микросхемах, которое содержит накопитель, состоящий из секций, каждая секция которого хранит слово и при считывании и записи одновременно выбираются слова иэ разных секци . $1).

Недостатком такого устройства является большое количество оборудования в разрядной части блока памяти и возникнове13 ние многократной ошибки..

Наиболее близким по технической cymности к предлагаемому является устройство, содержащее накопитель, один вход которого соединен с соответствующими выходами aepsaro дешифратора, входы которого соединены с первыми:выходами адресного регистра, другие входы накопителя подключены к соответствующим выходам разрядных формирователей, входы которых соединены с соответствующими выходами входных регистров, а выходы накопителя подключены к соответствующим входам усилителей считывания, второй дешифратор, входы которого соединены со вторыми выходами адресного регистра, s ходной регистр, выходы которого соединены с выходными шинами, входные шиныЦ .

Недостаток известного устройствавоэникновение многократных ошибок при использовании в качестве элементов памяти многоразрядных ЗМ словарного типа, что приводит к большой избыточности в" контрольных разрядах, а это снижаег надежность устройства.

Бель изобретения повышение надежности устройства. путем уменьшения крат ности возникающих ошибок.

Укаэанная цель достигается тем, что известное долговременное запоминающее устройство, содержащее накопитель, на интегральных микросхемах, одни входы кого8601 рых соединены с соответствующими выходами первого дешифрагора, входы которого соединены с первыми выходами адресного регистра, другие входы интегральных микросхем подключены к соответствующим выходам разрядных формирователей, входы которых соединены с соответствующими выходами входных регистров, а выходы интегральных микросхем подключены к соответствующим входам усилителей считывания, второй дешифратор, входы которого соединены со вторыми выходами адресного регистра, выходной регистр, выходы которого соединены с выходными шинами, входные шины, содержит мультиплексор и селектор, при этом одни входь< мультиплексора соединены с входными шинами устройства, а другие — с соотвегствующимн первыми выходами второго дешифратора, вторые выходы которого подключены к соответствующим первым входам селектора, вторые входы которого соединены с соответствующими выходами усилителей считывания, а выходы — с соответствующи.ми входами выходного регистра, выходы мультиплексора подключены к соотвегству|ощим входам входных 1,егистров.

На чертеже представлена блок-схема предлагаемого долговременного запоминающего устройства (ЙЗУ) .

ЙЗУ содержит накопитель 1, первый дешифратор 2, адресный регистр 3, второй дешифратор 4, мультиплексор 5, селектор

6, выходной регистр 7, выходные шины

8, усилители 9, входные шины 10, входные регистры 11, разрядные формировате- 3 ли 12.

Устройство работает следующим образолt.

В режиме записи информации в адресный регистр 3 поступает код адреса слова," куда необходимо записать информацию.

Первый дешифратор 2 выбирает сегмент памяти из hl o©л оoв, в которые будут производить запись. По входным разрядным шинам 10 поступают последовательно раэ- 4> ряды М слов на вход мультиплексора 5.

С помощью второго дешифрагора 4 М слов через мультиплексор записываются в соответствующие М входные регистры 1 1.

С выходов входных регистров 11 код чисел поступает через И формирователей

12 разрядных на разрядные входы Я слов накопителя 1. При этом запись производится следующим образом. Если ЗМ имеет М разрядов и N = Ц, ro в пер- s5 вый разряд ЗМ записывается первый разряд 1-го числа, во второй разряд — первый разряд 2-ого числа,..., в М-ый разряд

36 первый разряд М-го числа, а это приводит к тому, что в первый адрес ЗМ записываются первые разряды всех слов, во второй адрес ЗМ вЂ” вторые разряды всех слов и так далее. При отказе любой ЗМ ошибка в М-разрядной ЗМ проявляется на выходе устройства в одном разряде М слов, что уменьшает разрядность возникающих ошибок до 1-ой кратности, а они легко обнаруживаются и исправляются корректирующими кодами.

Если М (М, íî M=K N (где K=2 j и j — целое число), то одна ЗМ содержит не по одному разряду всех слов, а по

К разрядов нескольких слов, что также в несколько раз уменьшает кратность возникающих ошибок при отказе ЗМ. В режиме считывания выборки сегмента производится, как и в режиме записи. Информация из М слов сегмента накопителя поступает на )ч усилителей 9 считывания, где и усиливается. Второй пешифратор 4 через селекгор 6 осуществляет выборку одного из И слов и выдачу их через регистр 7 в выходные шины 8.

Использование предлагаемого изобретения позволяет одновременно записать несколько слов в ЙЗУ, что приводит к тому, что в каждом слове ЗМ хранится несколько разрядов различных слов ЙЗУ.

Причем при отказе ЗМ ошибка проявляется в одном или нескольких разрядов нескольких слов, и она может быть обнаружена более легкими средствами. Так для обнаружения 4-х разрядных ошибок необходимо около 4-х избыточных разрядов, а для обнаружения 1-ой достаточно одного разряда, Это равносильно экономии З-х информационных разрядов .

При большой емкости ЙЗУ затраты на излишнюю электронику обрамления значительно перекрываются стоимостью or экономии информационных разрядов lBV и за счет более простой кодируюшей и декодирующей аппаратуры.

При использовании предлагаемого изобретения значительно увеличивается надежность операции контроля за счет значительного уменьшения объема контрольной информации,.хранимой в памяти и необходимой для обнаружения ошибок нужной кратности. Кроме того, предлагаемое изобретение возможно испольэовать не только при бытовом хранении информации (например на ферритовых сердечниках, биаксах, ММС, КЙО и г.п.), но при интегральном хранении информации — на интегральных запоминающих микросхемах, чт о значиге860136

ВНИИПИ Заказ 7556/З2 Тираж 645 Подпис..ое

Филиал ППП "Патент", г. Ужгород, ул.Проектная, 4 льно расширяет область применения устройства.

Формула изобретения

Долговременное запоминающее устройство, содержащее накопитель на интегральных микросхемах, одни входы которых соединены с соответствуюшими выходами р первого дешифратора, входы которого сое,динены с первыми выходами адресного регистра, другие входы интегральных микросхем подключены к соответствующим выходам разрядных формирователей, входы которых соединены с соответствующими выходами входных регистров, а выходы интегральных микросхем подключены к соогветствуюшим входам усилителей считывания, второй дешифратор, входы которого gp соединены со вторыми выходами адресного регистра, выходной регистр, выходы которого соединены с выходными шинами, входные шины, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства путем уменьшения кратности возникаюших ошибок, оно содержит мультиплексор и селектор, при этом одни вхо ды мультиплексора соединены с входными шинами устройства, а другие - с соответствующими первыми выходами вторси о дешифратора, вторые выходы которого под ключены к соответствующим первым входам селектора, вторые входы которого соединены с соответствующими выходами усилителей считывания, а выходы - с соответствующими входами выходного регистра, выходы мультиплексора подключены к соответствующим входам входных регистров.

Источники информации, принятые во внимание при экспертизе

1. Патент США N. 3794970, кл. 340-172.5, опублик. 1974.

2. Патент США N 3858187, кл. 340-173 К, опублик, 1974 (прототип) .