Постоянное запоминающее устройство

 

О Il И С А Н И Е „„866576

ИЗОБРЕТЕНИЯ

Союз Советски«

Соцмалмстичесиик республик (о! ) Дополнительное к авт, свид-ву (22)Заявлено 04.05.78 (2т) 261)605!18-24 с присоединением заявки J% (23) Приоритет

Опубликовано 23.09.81 . Внтллетепь М 35

Дата опубликования описания 25.09.81 (51)М, Кл.

G ll С 17/00 (Ьа дврстеаевВ кем«тет сеер ае демам «зобретек«« в ет«рит«й @ Л 681. 327. . 6 (088.8) И. Т. Абрамсон, П. П. Фомин и О. А. аноф ;=-.,-;-.,-.-(72) Авторы изобретения (7() Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО"

Изобретение относится к вычислительной технике, а именно к постоянным запоминающим устройствам (ПЗУ), работающим в специализированных и управляющих ЦВМ, в системах сбора и обработки информации, в цифровых системах контроля и управления.

Известны матричные ПЗУ„ содержащие один запоминающий элемент на каждый бит информации, в которых усовершенствования касаются либо повышения быстродействия ПЗУ,либо увеличения

era помехоустойчивости, либо контроля

ПЗУ (>3 °

Недостатком нх является ограничение информационной емкости числом заIS поминающих элементов (сердечников), отверстий в ферритовой пластине, диодов, используемых в накопителе.

Наиболее близким техническим реше29 нием к предлагаемому является матричное ПЗУ, например трансформаторного .типа с одним дешифратором адреса. ПЗУ содержит шину опроса, по которой сигнал опроса через формирователь поступает на все элементы памяти, с которых должен считываться единичный код. Выходы элементов памяти объединены по строкам. Таким образом, матрица состоит из п х m элементов памяти и имеет и выходных шин, подключенньгх к выходному регистру числа. Адрес выбираемого числа записан в регистре адреса.

Сигнал опроса устанавливается в ноль выходной регистр, а затем через формирователь импульсов формирует импульс опроса элементов памяти. При этом в регистр числа по выходным шинам поступает и-разрядный код со столбца элементов памяти, возбужденных выбранной шиной дешифратора, управляемого регистром адреса. Описанное ПЗУ имеет емкость m х и бит 523.

Недостатком такого ПЗУ является необходимость увеличения числа запоминающих элементов для увеличения ин3 86 формационной емкости ПЗУ за счет увеличения его выходной разрядности.

Цель изобретения — увеличение ем.кости ПЗУ без увеличения числа запоминающих элементов на один бит информации.

Поставленная цель достигается тем, что ПЗУ содержит матричный накопитель, подключенный к дешифратору адреса, соединенному с регистром адреса, шины опроса, регистр числа, группы вентилей, дополнительный дешифратор адреса и счетчик тактовых импульсов, выходы которого соединены со входами дополнительного дешифратора адреса и первыми входами вентилей соответству,ющей группы, вторые входы которых соединены с соответствующими выходами матричного накопителя, а выходь| — со входами регистра числа, выходы дополнительного дешифратора адреса соединены с шинами опроса.

На фиг. 1 представлена функциональная схема ПЗУ, имеющего увеличенную в К-3 раз емкость; на фиг. 2 — временная диаграмма работы ПЗУ.

ПЗУ содержит матричный накопитель из m x п запоминающих элементов 1 с и выходами,,дешифратор 2 с а выходами и с Eloq

Разрядные выходы счетчика 4 соединены с дополнительным дешифратором 5, 2 -1 выходов которого соединены с шиК нами опроса матрицы запоминающих элементов 1. Дополнительный дешифратор 5 осуществляет формирование импульсов опроса матрицы. и выходных шин матрицы соединены поразрядно с импульсными входами К групп 6 вентилей, состоящий из вентилей каждая. Потенциальные входы групп 6 вентилей соединены с разрядными выходами счетчика 4.

Выходы вентилей соединены со входами К -разрядных регистров 7, составляющих совместно выходной регистр числа.

Предлагаемое ПЗУ работает следующим образом.

В регистре 3 адреса записан код адреса, выбираемого из матрицы столбца запоминающих элементов 1. Сигнал опроСа устанавливает в ноль выходные регистры 7. На вход К-разрядного двоичного счетчика 4 поступают импульсы 9. Разрядные выходы счетчика 4 управляют работой дополнительного дешифратора 5. С 2 выходов дешифрато6576 4

) ра 5 последовательно во времени на вход матрицы запоминающих элементов 1 ,поступают импульсы опроса 10-16 для случая К=З (фиг. 2), К потенциальных выходов разрядов счетчика 4 управляют соответственно работой К групп вентилей 6. Это выходы 17, 18, 19 для К = 3. Импульсные входы всех групп вентилей 6 поразрядно соединены с выходными шинами матрицы запоминающих элементов 1.

Выходные шины 20 дешнфратора 5 прошивают в каждой 1-й строке матрицы те запоминающие элементы 1,.где считываемый код при их выработке должен быть равен единице только в 1 -ом разряде полного 3 разрядного (для случая К=З) выходного кода и равен нулю в разрядах i +n, i+2n. Во время действия импульса опроса 10 будет открыта группа вентилей 6 только для записи информации в регистр 7 †.

Выходные шины 21 дешифратора 5 прошивают в каждой j-й строке матрицы те запоминающие элементы 1, где считываемый разряд при их выборке должен быть равен единице только в (j+n)-ом разряде полного 3 разрядного кода (выходного) и равен нулю в разрядах j, j+2n. То есть, во время действия импульса опроса 11 .будет открыта группа вентилей 6 только для записи информации в регистр 7-2

Выходные шины 22 прошивают в каждой S-ой строке те элементы 1, где считываемый регистр равен "1" одновременно в (S -ом и S+n)-разрядах полного входного кода и равен нулю в (S+2n)-ом разряде. Во время действия импульса опроса 12 будут открыты группы вентилей 6 только для записи информации в регистры 7-1 и ?-2, Аналогично выходы 23-26 прошивают в каждой строке матрицы соответствующие элементы 1, а во время действия соответствующего импульса опроса будут открыты группы 6 вентилей в соответствии с временной диаграммой (фиг ° 2) °

Например, выход 26 прошивают в каждой 1 -й строке матрицы только те элементы 1, где считываемый код при их выборке равен единице одновременно

° в 1-ом, t+ n — ом и 6+2n -ом разрядах полного выходного кода. Во время действия импульса опроса 16 будут открыты все три (для К 3) группы венти лей 6 для записи кода в регистры 7.

Таким образом, после действия всех 2. -1 импульсов опроса в выходк» ном регистре 7 будет зафиксирован

К п-разрядный код слова, записанного в выбранном дешифраторам 2 адреса 5 столбце матрицы, состоящем из и запоминающих элементов. Для прошивки, изображенной на фиг. 2, при выборке

1-го столбца матрицы в регистрах 7 записывается код lu...! 01...0 !1...0, lî при выборке 2-го столбца — код 00...1

11...1 01...1, при выборке и -го столбца - код 01!...0 10...1 00...1 °

Использование предлагаемого устройства позволяет повысить информаци- 15 онную емкость.ПЗУ без увеличения числа запоминающих элементов, т.е. без увеличения емкости накопителя. Тем самым удешевляется производство ПЗУ, так как при увеличении емкости ПЗУ щ вдвое-втрое доля вспомогательного оборудования (счетчик, дешифратор, группы вентилей) весьма незначительна.

Формула изобретения

Постоянное запоминающее устройст- 2 во, содержащее матричный накопитель, 76 6 подключенный к дешифратору адреса, соединенному с регистром адреса, шины опроса и регистр числа, о т л ич а ю щ е е с я тем, что, с целью увеличения информационной емкости устройства, оно содержит группы вентилей, дополнительный дешифратор адреса и счетчик тактовых импульсов, выходы которых соединены со входами дополнительного дешнфратора адреса и первыми входами вентилей соответствующей группы, вторые входы которых . соединены с соответствующими вьщодами матричного накопителя, а выходы — со входами регистра числа, выходы дополнительного дешифратора адреса соединены с шинами опроса.

Источники информации, принятые во внимание при -экспертизе

1. Авторское свидетельство СССР

l! 526014, кл. G ll С 17/00.

2. Брик Е.А. "Техника ПЗУ", 1974, с. 104, рис. 56 (прототип}.

866576

Составитель Л. Амусьева

Редактор А. Шандор Техред И,Асталош Корректор Ы. Шароши.Заказ 8083/72 Тираж 648 Подписное

ВНИИПИ 1"осударстиениого комитета СССР по делам изобретений и открытий

113035, Ыосква Ж-35 Раушская наб. ð. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4