Счетчик папушина

 

(i i) 890943

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рсог<ублин (61) Дополнительное к авт. свид-ву (22) Заявлено 28.12.78 (21) 2704671/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 23.10.82. Бюллетень ¹ 39 (45) Дата опубликования описания 23.10.82 (51) М. Кл.

Н ОЗК 23/00

Государственный комитет

СССР (53) УДК 621.374 (088.8) по делам изобретений и открытий (72) Автор изобретения (71) Заявитель (54) СЧЕТЧИК ПАПУШИНА

Изобретение относится к синхронным счетчикам и может быть использовано в автоматике и вычислительной технике при построении быстродействующих счетчиков с коэффициентами счета равными 2.

Известен двоичный счетчик, содержащий последовательно соединенные счетные триггеры (1).

Недостатком известного устройства является неодновременность срабатывания счетных триггеров.

Известен счетчик, содержащий входную шину, шину сброса и П разрядов, каждый из которых состоит из Т триггера и Д триггера, Д вход которого соединен с прямым выходом Т триггера, тактовые входы Д триггеров всех разрядов соединены с входной шиной и тактовым входом Т триггера первого разряда, шина сброса соединена с входом установки единицы Т триггера первого разряда и входами установки в ноль всех остальных Т и Д триггеров разрядов, инверсный выход Т триггера каждого разряда соединен с тактовым входом Т триггера последующего разряда.

Выходами разрядов известного устройства являются выходы Д триггеров. Изменение состояний Д триггеров разрядов счетчика происходит синхронно с поступлением тактового импульса по входной шине (2).

Недостатком известного устройства является малое быстродействие.

Цель изобретения — повышение быстродействия.

Цель достигается тем, что в предлагаемом счетчике прямой выход Д триггера каждого разряда соединен с тактовым входом Т триггера последующего разряда.

На чертеже представлена схема трехраз10 рядного синхронного счетчика.

Схема содержит Т триггеры 1 — 3, 4, 5, 6 — Д триггеры 4 — 6, входную шину 7 и шину 8 сброса.

Входная шина 7 соединена с тактовыми

15 входами Т триггера 1 и Д триггеров 4 — 6, Д входы которых соединены соответственно с прямыми выходами Т триггера 1 — 3, прямые выходы Д триггеров 4 — 5 и соединены соответственно с тактовыми входами Т

20 триггеров 2 и 3, шина 8 сброса соединена с входами установки в ноль Д триггеров

4 — 6, Т триггеров 2 и 3 и с входом установки в единицу Т триггера 1.

Синхронный счетчик работает следующим образом.

В исходном состоянии триггер 1 находится в состоянии логической единицы, а триггеры 2 — 6 — в состоянии логического нуля.

Изменение состояний триггеров 1 — 6 проис30 ходит при поступлении переднего фронта

890943

Формула изобретения & TH

Q4 Q2

0 10 о

0

2

4

6

О

1 о

О

О

О

О

1

О

О

1

О

О о

1

О

О

1

1 15

1

7 ф — - Составитель Ранов

Техрсд О. Павлова

Корректор 3. Тарасова

Редактор Л. Письман

Заказ 1674/2 Изд.,с"в 237 Тираж 954 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 полож1ггсльпого импульса. 11рп поступлснии тактовых импульсов (ТИ) по входной шине 7 триггеры 1 — 6 измсняют свои состояния в соответствии с нижеследующей таблицей.

Информация с синхронного счетчика снимается с выходов Д триггеров 4 — 6. Быстродействие предлагаемого счетчика при- 5 мерно в 1,7 раза меньше, чем быстродействие отдельно взятого триггера, что сущсст1l0ll ll() в!1шс 1см II ус гропстн!. . — П1пг131тппс, причем выигрыш растет прп увеличении и!с. 1 а р азр51дов.

Счетчик, содержащий входную шину, шину сброса и П разрядов, каждый из которых состоит из Т триггера и Д триггера, Д вход которого соединен с прямым выходом Т триггера, тактовые входы Д триггеров всех разрядов соединены с входной шиной и тактовым входом Т триггера первого разряда, шина сброса соединена с входами установки всех триггеров разрядов, отличающийся тем, что, с целью увеличения быстродействия, прямой выход Д триггера каждого разряда соединен с тактовым входом Т триггера последующего разряда.

Источники информации, принятые во внимание при экспертизе

1. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. — М., Сов. рад. 1975, с. 164, рис. 5.1.

2. 1 оя.гепсе, Соп1р!!(ег Desing, 1972, у. 11, М 7, с. 90, рис. 6 (прототип).