Преобразователь двоичного кода в двоично-десятичный

 

Союз Советсмнк

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (ii) 894699 (61) Дополнительное к авт, свид-ву(511 М. К. (22) Заявлено 170480 (21) 2913215/18-24

G Об F 5/02 с присоединением заявки М (23) Приоритет

Государственный комитет

СССР но делан изобретений и открытий (53) УДК б81.325 (088.8) Опубликовано 30.1?81.Бюллетень 14- 48

Дата опубликования описания 3Q1281

{72) Автор изобретения

A.ß. Грундштейн

Рижский ордена Трудового Красного Знам ни политехнический институт (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЫЙ

Изобретение относится к вычислительной технике и может быть использовано при построении преобразователей смешанного двоичного кода в двоично-десятичный код.

Известен преобразователь двоичного кода смешанных чисел в двоично-десятичный код, содержащий блок управления, блок формирования сигналов, переключатель эквивалентов, запоминающий блок, сумматор, вычислитель, сдвигатель, входную информационную, выходную информационную и управляющую шины (1)..

Недостаток данного преобразователя состоит в низком быстродействии, которое зависит от числа разрядов десятичного кода

Наиболее близким к предлагаемому является преобразователь двоичного кода в двоично-десятичный, содержащий блок преобразования целых двоичных чисел в двоично-десятичные, пост роенный на базе двоичных сумматоров и блоков коррекции (2).

Недостаток известного устройства состоит в невозможности преобразования дробных двоичных чисел в двоично-десятичные .

Цель из обре тек ия — расширен ие

$ функциональных возможностей за счет преобразования как целых чисел, так и дробных.

Поставленная цель достигается тем, что в преобразователь двоично10 ro кода в двоично-десятичный, содер- жащий блок преобразования целых двоичных чисел в двоично-десятичные, введены блок хранения корректирующих кодов, сумматор и коммутатор, первая группа входов которого соединена с выходами сумматора, вторая группа входов соединена с первой группой входов сумматора, с информационными входами преобразователя, причем старшие разряды второй группы входов коммутатора соединены со входами блока хранения корректирующих кодов коррекции, группа выходов которого соединена со второй

25 группой входов сумматора, выходы коммутатора соединены со входами блока преобразования целых двоичных чисел в десятичные, выходы которого являются информационными выу ходами преобразователя.

894699 вляется с использованием ряда десятичных чисел

29 2В 27 2о

7ооо оооо 1ooo " 7NN члены которого приблизительно равны членам преобразуемого ряда чисел Г ; 2 ; 3"...2 . Следовательно, веса разрядов преобразуемой двоичной дроби можно при преобразовании заменить соответствующими весами разрядов целого двоичного числа

2 2 2 ... 2 ° Погрешность, воз9. 8; 1 никающую при замене ряда двоичной дроби рядом целого двоичного числа, можно скорректировать. При коррекции кода анализируют входной код, 15 так как величина коррекции зависит от значения этого кода.

В таблице представлена необходимая коррекция.

Двоичный входной код

Двоичный код коррекции

Десятичный код коррекции

0,1000000000

0,0100000000

0,0010000000

0,0001000000

0,0000100000

0,0000010000

0,1111111111

0,0000001100

0,0000000110

0,0000000011

0,00000000011

0,000000000011

0,0000000000011

0 0000011000

0,012

0,006

0,003

0,0015

0,00075

0,000375

0,024

Как видно иэ таблицы, для обеспечения заданной точности необходимо анализировать состояния лишь шести старших значащих разрядов входного кода, так как погрешность не превышает половины младшего .знача- 40 щего разряда входного кода. При этом код коррекции должен иметь только пять разрядов. Для формирования кода коррек. ции при преобразовании десятираэрядного кода можно использовать посто- 45 янное запоминающее устройство с шестью входами и пятью выходами.

Преобразователь работает следующим образ ом.

Преобразуемый двоичный код пода" 50 ют на входной информационный вход 1.

При преобразовании целых чисел коммутатор 4 подключает вход блока 5 пре-, образования целых чисел к информационному Входу lу и преОораэуе ый код поступает на вход блока 5 преобразования. С выхода блока 5 преобразования целых чисел двоично-десятичный код поступает на информационнйй.выход преобразователя.

На чертеже представлена блоксхема устройства.

Информационный вход 1 преобразователя соединен с входом постоянного запоминающего устройства 2 коррекции, с первым входом сумматора 3 и с первым входом коммутатора 4, второй вход которого связан с выходом сумматора 3. Второй вход сумма" тора 3 подключен к выходу блока 2 хранения корректирующих кодов. Выход коммутатора 4 соединен с входом блока 5 преобразования целых двоичных чисел в двоично-десятичные, выход которого связан с информационны. ми выходами б преобразования.

Преобразование дробного двоичного кода в двоично-десятичный осущестПри преобразовании дробного двоичного кода коммутатор 4 подключает вход блока 5 преобразования целых чисел к выходу сумматора 3. Преобразуемый дробный двоичный код подают на информационный вход 1, с выхода которого код поступает на первый вход сумматора 3, а шесть старших разрядов кода — на вход постоянного запоминающего устройства 2 коррекции, в котором закодирован код коррекции. Код коррекции, соответствующий входному коду, с выхода постоянного запоминающего устройства 2 поступает на второй вход сумматора 3.

С выхода сумматора 3 скорректированный код поступает через коммутатор 4 на блок 5 преобразования целых чисел, на выходе которого появляется двоично-десятичный код, поступающий, На информационный выход

6 преобразования, Предлагаемый преобразователь можно использовать для преобразования двоичных многоразрядных как целых, так. и дробных чисел в двоично-десятичные, Кроме того, при увеличении разрядностей входной и выходной информационных шин и разрядности блока преобразования и перекоммутации разрядных шин можно использовать предлагаеМЫй ПРеобразователь для преобразования смешанных кодов.

894699

Формула изобретения

ВНИИПИ Заказ 11490/78 Тираж 748 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Преобразователь двоичного кода в двоична-десятичный, содержащий блок преобразования целых двоичных чисел в двоично-десятичные, о т личающийс я тем, что, с целью расширения функциональных в о зМожностей за счет преобразования как целых чисел, так и дробных, в него введены блок хранения корректирующих кодов, сумматор и коммута— тор, первая, группа входов которого соединена.с выходами сумматора, втоРая группа входов соединена с первой группой входов сумматора, с информационными входами преобразователя, приЧем старшие разряды второй групцы входов коммутатора соединены со входами блока хранения корректиРующих кодов коррекции, группа выходов которого соединена со второй группой входов сумматора, выходы коммутатора соединены со входами блока преобразования целых двоичных чисел в десятичные, выходы которого являются информационными выходами преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 577524, кл. G 06 F 5/02, 1976.

2. Битнер Х. Преобразователь двоичного кода в двоично-десятичный на К/МОП ИС. — Electronics, 1979, т. 52. 9 10, с. 67-68 рис.1 (прототип).