Устройство для обучения

 

(72) Авторы изобретения

В.И.Корвейчук, В.Б.Пороке, А.Ю.Буров в В1В.Покровов

Ф

) 1, О ке;, р Д,(Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалисртической ghkAAegHH (7l) Заявитель

{54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ

Изобретение относится к автоматик е и вычислитель ной техник е, в ча с тности к обучающим машинам, и может быть использовано в качестве устройства для генерации тестов, предназначенных для контроля знаний в учебных заведениях по различным дисциплинам.

Известно устройство для обучения, содержащее блок ввода учебной ин@ор10 мацки, блок управления, блок памяти ответов, блок вывода учебной информации, блок анализа формы представления информации, дешифратор и блок памяти вопросов Г! 1. вз

Однако это устройство имеет низкую надежность генерируемой информа ции и сложную с трук туру.

Извес тно также уст ройс тв о для контроля знаний учащихся, которое

20 содержит связанные соответствующим образом блок ввода, блок управления устройством, логический блок, блок предъявления информации, блок оценки, связанный с блоком индикации и регистрации, блок автоматического генерирования вопросов и ответов, блок записи информации, блок счетчиков количества вопросов и ответов, блок анализа информации (2).

Недостатками устройства являются низкое быстродействие и ограниченные функциональные возможности.

Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому является устройство для обучения, содержащее блок ввода учебной информации, соединенный с блоком управления, блок памяти ответов, блок вывода информации, формирователь учебной информации, блок памяти учебной информации, блок анализа формы представления информации, дешифратор, блок памяти символа разделов. учебной информации, блок сравнения и блок совпадения (33

Известное устройство позволяет расширить дидактические возможности, 9О757п однако имеет недостаточное быс тродейI стние и низкую надежность из-за сложности структуры и большого Ко личества последовательных условно зависящих операций. S

Цель изобретения — повышение точности обучения.

Указанная цель достигается тем, что в устройство, содержащее блок lp нв ода уч е б ной информации, и ервый счетчик и последовательно включенные первый регистр, первый блок па" мяти, первый коммутатор, второй блок памяти и блок вывода учебной информации, второй вход первого коммутатора соединен с первым выходом перного счетчика, в него введены два элемента ИЛИ, триггер, последовательно включенные генератор, вто" рой счетчик, первый блок элементов

И, второй блок элементов И, третий блок памяти, четвертый блок памяти и третий блок элементов И, четвертый блок элементов И и последователь- 5 но соединенные второй регистр. и второй коммутатор, первый выход которого подключен ко второму входу блока вывода учебной информации, вто рой выход — ко второму входу первого блока памяти, а третий выход - к первому входу первого элемента ИЛИ, второй нход которого соединен с выходом второго элемента ИЛИ, выход — со вторым входом первого блока элемен35 тов И, а третий вход — с первым выходом блока ввода учебной информации, второй выход которого подключен ко второму входу второго коммутатора, третий выход — ко второму входу второго счетчика, а четвертый выход — к первому входу второго регистра, второй вход которого соединен с выходом первого блока элементов

И, выход триггера подключен ко вто45 рому входу второго блока элементов

И, второму входу третьего блока элементов И и первому входу четвертого блока элементов И, выходы третьего и четвертого блоков элементов И соединены со вторым и третьим входами

50 в торогo блока памя ти соответственно, четвертый вход которого подключен ко второму выходу первого счетчика, соединенному с первым входом триггера, второй вход которого подключен к выходу второго элемента ИЛИ, соединенному с первым входом первого счетчика, второй вход которого подключен к выходу третьего блока памяти, соединенному со входом первого регистра, н ход в торого элемент» ИЛИ подключ ен к выходу и ерногo к омм утатора, ныход первого блока памяти соединен со вторым входом четвертого блока элементов И.

Кроме того, в нем второй коммутатор содержит элемент И, выход которого является первым выходом коммутатора, и последовательно включенные дешифратор, первую группу элеiMeHToB И, третий регистр, вторую группу элементов И и третий элемент

ИЛИ, выход которого является третьим выходом коммутатора, выходы дешифратора соединены со вторыми входами соответствующих элементов И нторои группы, выходы третьего регистра соединены со вторыми входами соответствующих элементов И первой группы, выходы которых являются вторыми выходами коммутатора, первые выходы третьего регистра соединены с соответствующими нходами элемента

И, второй вход третьего регистра является вторым входом коммутатора, нход дешифратора является первым входом коммутатора.

На фиг. l изображена структура устройства для обучения, на фиг. 2 структура коммутатора, служащего для выборки понятия.

Устройство для обучения содержит блок 1 ввода учебной информации, соединенный своими выходами непосредственно с перестраинаемым счетчиком 2, подключенным к выходу г енератора 3, с регистром 4, комму;втором 5 и через элемент ((ЛИ :,> блоком 7 элементов И, другим входом связанным со .счетчиком 2, а выходом — с регистром 4 и через блок 8 элементов И с блоком 9 памяти, выходом связанного с блоком 10 памяти регистром II и счетчиком 12 (количества отнетов1, выходы которых связаны соответственно с блоком 13 элементов И, блоком 14 памяти и коммутатором 15, второй вход которого подсоединен к блоку 14, соединенным с выходом коммутатора 5 и блоком )6 элементов И, выходы блока 13, блока

16 и коммутатора 15 связаны с блоком

17 памяти (теста). Кроме того, выходы коммутатора 15 через элемент

ИЛИ !8 соединены с элементом И (И 6, подключенным входом также к к » чу а5 (1

1 () !) у ) ) CО (l e Т««ЬГ! «3 Xt)j«(".1 (Ч (. 1(111к 1 ! .. и «3()(J«t «3«M ««ходом три« 1 t:()ë 19

Гjllll«ИЧНЫЙ ВХОJ1 КОТ()P01 0 СОЕДИНell С()

:четчиком 12, с«3)3 1;««31«ым этим же вь«ходом с блоком 1 7, а выход тригг ера !

9 подключен ко вторым входам блоков 8, 13 и 16. Выход блока 17 связан с блоком 20 вывода информации, подсоединенным также к выходу коммутатора 5.

Коммутатор 5 содержит регистр 21, инверсными выходами соединенный с элементом И 22 и через группу элементов И 23 с элементом ИЛИ 24. Прямые выходы регистра 21 через группу элементов И 25 соединены с нулевыми входами разрядов регистра 21. К вторым входам одноименных элементов блоков 23 и 25 подключены соответствующие выходы дешифратора 26.

Блок 14 содержит словарь понятий, который имеет следующую структуру.

Список характеристик понятий может быть расширен. Список понятий ограничен только емкостью блока памяти ° На базе словаря указанной структуры и управляющих слов, определяющих цель вопроса, могут генерироваться тесты различной структуры с альтернативными ответами. В каждой строке блока 9 записана информация в виде трех цифр i, j, k, где i кодовый номер управляющей информации определяющий тип структуры теста, номер колонки характеристики, соответствующей данному типу структуры теста, k — - заданное число альтернативных отвЕтов, включая правильный, возможных для данной структуры теста.

Управляющая информациз в виде закодированных буквенных символов хранится в блоке 10. Каждая строка этих символов, записанная в одну ячейку, образует один из возможных вопросов. Например: "Какова сущность...", "В чем состоит функция...

11

Определители принадлежность... и т.п.

Устройство для обучения работает следующим образом.

Из блока 1 в коммутатор 5 „ „a именно в регистр 2! заносятся единицы в разряды регистра, соответствующие номера понятий.в блоке 14, относящихся к данной области контролируемых знаний. В регистр 4 из блока заносится «3 первую зону «tlt0

35 чальиый номер понятия, относящегося к заданной области, à í-l управляю щих входах перестраиваемого счетчика 2 устанавливается код, ограничивающий коэффициент пересчета счетчика 2 размером заданной области понятий.

После включения устройства генератор 3 вырабать«вает тактовые импульсы, поступающие на счетный вход счетчика 2, а с выхода блока I через элемент ИЛИ 6 поступает сигнал, разрешающий считывание со счетчика 2 через блок 7. Находящийся в данный момент на счетчике 2 код поступает во вторую зону регистра 4 и через открытый триггером 19 блок 8 И («3 качестве адреса) в блок 9. Иэ блока

9 считывается по да««ному адресу структура теста в виде строки трех цифр 1, j k. Номер 1 управляющих слов поступает в блок 10, в результате из 1-ой ячейки блока 10 через блок 13 считывается закодированная управляющая информация, которая записывается в первую зону блока 17.

Номер j îé характеристики, соотве гствующей 1-ой управляющей информации, записывается в регистр ll, который коммутирует в блоке 14 столбец соответствующей характеристики для выборки правильного ответа. В счетчик

12 записывается число ответов для данного типа структуры теста. Одновременно информация, записанная в регистре 4, расшифровывается дешифратором 26 в направление, соответствующее номеру понятия. Если в регистре 21 соответствующий разряд нахо. дится в нулевом состоянии, то, следовательно, данное понятие уже использовалось и необходимо повторить операции для другого номера понятия. Это обеспечивается прохождением сигнала через один из элементов

И 23, элемент ИЛИ 24 на элемент

Ш1И 6, чем достигается считывание со счетчика 2 нового значения. Операция повторяется до того момента, когда направление, коммутируемое дешифратором 26, совпадет на одном иэ элементов 4 блока 25 с единичным состоянием соотнетстнуюшего разряда регистра 21. Сигнал с этого .элемента поступит на нулевой вход данного разряда регистра 21 и сбросит его в нуль, а также поступит н. б;«ок 14. В результате этого из

570

Понятие СущноcTb Принадлежность Функция Особенность

Супервизор Программа

;1= защищен от прерываний

ОС

Управление ходом работьг ЭВМ

Защищен от и. ..— рываний

Диспетчер Программа

Осуществляет стратению работы ЭВМ

КХЕС

ДОС

Последний

Выход фазы

On ера тор

СО ТО

Переход на мет- Безусловный

ДОС

Оператор переход

Ку

Формула изобретения

7 907 блока 14 содержание выбранного поня тия через блок поступит во вторую зону блока 17, а также иэ скоммутированной зоны характеристики, заданной регистром 11, выбирается соответствующая данному понятию конкретная характеристика, составляющая правильный ответ. Эта информация через коммутатор 15, управляемый счетчиком 12, записывается в третью зону блока 17. В момент записи в блок 17 на выходе коммутатора 1 5 с помощью элемента ИЛИ 18 формируется сигнал, сдвигающий единицу в счетчике 12 на один разряд и переводящий триггер 19 в положение, запрещающее передачу информации в блок 9 через блок 8, а также запрещающее запись информации в первую и вторую зоны блока 17. С выхода элемента 18 через элемент ИЛИ 6 поступает раз— решающий сигнал на блоке 7, через который новое значение счетчика 2 поступает в регистр 4. Описанные выше операции повторяются, но в результате в блок 17 записываются только альтернативные ответы — характеристики. Когда сформируется заданное число ответов, то с после довательного выхода счетчика 12 снимается сигнал на единичный вход триггера 19 и управляющий вход блока

17. Триггер 19 переходит в исходное состояние, а с блока 17 содержимое в виде: (управляющая информация), (понятие), (ответы), например (Какова функция супервизора), (Управ1. Устройство для обучения, содержащее блок ввода учебной информации, первый счетчик и последовательно лять ходом работы), (Осуществлять стратегию работы ЭВМ) и т.ц. посту-! пает на блок 20 вывода информации.

Устройство повторяет описанные операции до момента сброса всего регистра 21 в нуль, что фиксируется элементом И 22.

Предлагаемое устройство позволя— ет повысить эффективность генерации гО теста па сравнению с известным, в котором формирование содержания теста и правильного ответа проходит за два такта работы формирователя и генератора случайных чисел, а также il тактов считывания характеристик и П тактов анализа характеристик, где Jl - число характеристик.

В прецлагаемом устройстве формирование содержимого теста и правильного

2О ответа производится за один такт считывания содержимого перестраиваемого счетчика, считывания из ПЗУ структуры теста и одновременного считывания из блока памяти понятий в блок р5 памяти теста. Кроме того, маркерный регистр обеспечивает генерацию теста только из заданной области, а также обеспечивает повышенную надежность генерируемого задания, так если понятие сформировано, то соответствующая его номеру структура теста больше не будет использована, как не будут использованы для генерирования других тестов выбранные альтернативные ответы. Это повышает эффективность работы устройства и качество контрольных заданий. включ енные первый р егис.тр, п ервый бпок памя ти, первый коммутатор, в торой блок памяти и блок выл од» учебной информации, второй вход первог о коммутатора соединен с первым выхо907570 дом первого счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения точности обучения, оно содержит два элемента ИЛИ, триггер, последовательно включенные генератор, второй счетчик, первый блок элементов

И, второй блок элементов И, третий блок памяти, четвертый блок памяти и третий блок элементов И, четвертый блок элементов И и последовательно 1О соединенные второй регистр и второй коммутатор, первый выход которого подключен ко второму входу блока вывода учебной информации, второй выход — ко второму входу первого 1S блока памяти, а третий выход — к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ, выход— со вторым входом первого блока 10 элементов И, а третий вход — с первым выходом блока ввода учебной информации, второй выход которого подключен ко второму входу второго коммутатора, третий выход — ко вто- д рому входу второго счетчика, а четвертый выход — к первому входу второ го регистра, второй вход которого соединен с выходом первого блока элементов И, выход триггера подклю- щ чен ко второму входу второго блока элементов И, второму входу третьего блока элементов И и первому входу четвертого блока элементов И, выходы третьего и четвертого блоков элементов И соединены со вторьм и третьим входами второго блока памяти соответственно, четвертый вход которого пОдключен ко второму выходу первого счетчика, соединенному с первым входом триггера второй вход которого подключен к выходу второго элемента ИЛ11, соединенному с первым входом первого счетчика, второй вход которого подключен к выходу третьего блока памяти, соединенному со входой первого регистра, вход второго элемента ИЛИ подключен к выходу первого коммутатора, выход первого блока памяти соединен со вторым входом четвертого блока элементов И.

2. Устройство по и.1, о т л и— ч а ю щ е е с я тем, что, в нем второй коммутатор содержит элемент И, выход которого является первым выходом коммутатора, и последовательно включенные дешифратор, первую группу элементов И, третий регистр, вторую группу элементов И и третий элемент

ИЛИ, выход которого является третьим выходом коммутатора, выходы дешифратора соединены со вторыми входами соответствующих элементов И второй группы, выходы третьего регистра соединены со вторыми входами соответствующих элементов И первой группы, выходы которых являются вторыми выходами коммутатора, первые выходы третьего регистра соединены с соответствующими входами элемента И, второй вход третьего регистра является вторым входом коммутатора, вход дешифратора является первым входом коммутатора.

Источники информации, принятые во внимание при экспертизе

1 ° Авторское свидетельство СССР

@662955, кл. С- 09 В 7/02, 979.

2. Авторское свидетельство СССР 674079 кл. G. 09 В 7/02, 1979.

3. Авторское свидетельство СССР

11 674078, кл. G 09 В 7/02, 1979 (прототип).