Устройство для дифференцирования частотно-импульсных сигналов

 

O ll И С А Н И Е (и920722

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиин

Соииалистичесиин

Республик (61 ) Допол н и тельное к а вт. с вид-ву (22)Заявлено 28.07.80 (21) 2963311/18-24 с присоединением заявки М (23 ) П риоритет (5l)M. Кл.

С 06 г 7/64

1Ъеудерстеенный комитет

СССР

IIo делам изобретений н открытей

Опубликовано 15. 04. 82, Бюллетень М 14 (53) УДК681. 325 (088.8) Дата опубликования описания 15.04.82 (72) Автор изобретения

Р. А. Воробель

Физико-механический институт АН Украинской (7I ) Заявитель и

I (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ

ЧАСТОТНО-ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к автома" тике и вычислительной технике, в частности к уст".oéñòâàè дифференцирования частотно-импульсных сигналов по невремеяному аргументу.

Известно частотно-импульсное дифференцирующее устройство, содержащее реверсивные счетчики, двоичные умножит ели, коммутаторы, три г геры., дифференцирующий блок и частотно" импульсный множительный блок 11.

Известно также частотно-импульсное дифференцирующее устройство, содержащее реверсивные счетчики, двои чные умножит ели, дифференцирующий блок и блок определения знака 2).

Общим н едост ат ком этих тт ройст в, о суще ст вляющи х диффере нциро вани е по невременному аргументу, является пониженная точность дифференцирования.

Н аи бол ее бли з ки м к пр едла г ае мому ,является устройство для дифференци рования частотно-импульсных сигналов, содержащее первый реверсивный счет чи к, подключенный суммирующим и вычитающим входами к выходам первого коммутатора, а выходами разрядов - к кодовым входам первого двоичного умножителя, соединенного частотным входом с шиной первой опорной частоты, а выходом - с первым сигнальным входом второго коммутато тора, подключенного вторым си гнальным входом к входу модуля дифференцируемого сигнала, причем сигналь" ный вход первого коммутатора соединен с выходом множительного блока, 1S подключенного первым входом к выходу второго двоичного умножителя и к входу делителя частоты, а вторым входом - к частотному выходу диф20 ференцирующего блока, вход которого соеди нен с входом модуля ар гу мент а, а выход делителя частоты подключен к вычитающему входу второго ревер" сивного счетчика, соединенного выз 92072 ходами разрядов с кодовыми входами второго двоичного умножителя, подключенного частотным входом к шине второй опорной частоты, причем управляющие входы первого коммутато5 ра соединены со знаковым выходом дифференцирующего Блока, входом знака аргумента и выходами первого и второго знаковых aðèããåðoâ, подключенных входами к выходам ст арших разрядов соответственно первого и второго реверсивных счетчиков, а управляющие входы второго коммутатора соединены с входом знака дифференцируемого сигнала и с выходами первого и второго знаковых триггеров, причем выходы второго коммутатора подключены к входам блока вычитания, соединенного выходом с суммирующим входом второго реверсивного счет чи ка (3 ).

Недостаток устройства - пониженная точность дифференцирования по невременному аргументу.

Целью и.зобретения является повышение точности дифференцирования по невременному аргументу.

С этой целью в устройство для дифференцирования частотно-импульсных сигналов, содержащее первый ре.версивный счетчик, подключенный суммирующим и вычитающим входами к выходам первого коммутатора, а выходами разрядов — к кодовым входам первого двоичного умножителя, соединенного частотным входом с шиной первой опорной частоты, а выходом - с первым сигнальным входом второго коммутатора, подключенного вторым сигнальным входом к входу модуля дифференМо цируемого сигнала, причем сигнальный вход первого коммутатора соединен с выходом множительного блока, подключенного первым входом к выходу второго двоичного умножителя и к входу делителя частоты, а в.вторым

45 входом — к частотному выходу дифференцирующего блока, вход которого соединен с входом модуля аргумента, а выход делителя частоты подключен к вычитающему входу второго реверсивного счетчика, соединенного выходами разрядов с кодовыми входами второго двоичного умножителя, подключенного частотным входом к шине второй опорной частоты, причем упоав- ляющие входы первого коммутатора соединены со .знаковым выходом дифФеренцирующего блока, входом знака аргумент а и выходами первого и второго знаковых триггеров, подключенных входами к выходам старших разрядов соот ветст венно первого и второго реверсивных счетчиков, а управляющиее входы второго коммут атора соединены с входом знака дифференцируемого си гнала и с выходами первого и второго знаковых триггеров, введен блок сложения и вычитания частот, подключенный входами к выходам второго коммутатора, а выходом — к суммирующему входу второго реверсивного счетчика.

Блок сложения и вычитания частот может,быт ь выполнен, содержащим сумматор частот, вычитатель частот и элемент задержки, подключенный входом к выходу вычитателя частот, а выходом - к первому входу сумматора частот, выход которого является выходом блока сложения и вычитания частот и =оединен с первым входом вычитателя час от, à RTQ рые входы сумматора частот и вычитателя частот являются входами блока сложения и вычитания частот.

Кроме этого блок сложения и вычитания частот может быть выполнен, содержащим суммато частот, элемент задержки и вычитатель частот, выход которого является выходом блока сложения и вычитания частот и подключен через элемент задержки к первому входу сумматора частот, соединенного выходом с первым входом вычитателя частот, а вторые входы сумматора частот и вычитателя частот являются входами блока сложения и вычитания частот.

На фиг.1 изображена блок-схема устройства; на фи г. 2 — вариан выпол нени я блока сложения и вычит а ния частот.

Устройство для дифференцирования частотно-импульсных си гнало в (фиг. 1 } содержит первый и второй реверсивные счетчики 1 и 2, первый и второй двоичные умножители 3 и 4, делитель 5 частоты, первый и второй коммутаторы б и 7, первый и второй знаковые триггеры 8 и 9, дифференцирующий блок 10, множительный блок 11 и блок 12 сложения и вычитания. Счетчик 1 подключен суммирующим и вычитающим входами к выходам коммутатора 6, а выходами разрядов к кодовым входам двоичного умножителя 3, соединенного частотным входом с ши920722 (2) и где М„, =2

1 п

1 (т,= "- ). а1 (3) 55

5 ной первой опорной частоты Г>м, а выходом — с первым сигнальным входом коммутатора 7. Коммутатор 7

h подключен вторым сигнальным входОм к входу модуля дифференцируемого

5 сигнала F>. Сигнальный вход коммутатора 6 соединен с выходом множительного блока 11, подключенного первым входом к выходу двоичного умножителя 4 и к входу делителя 5 1о частоты, а вторым входом — к частотному выходу диффе ре нци рующе ro блока 10. Вход блока 10 соединен с входом модуля аргумента Fx Выход делителя 5 подключен к вы -итаю- 15 щему входу счетчика 2, соединенного выходами разрядов с кодовыми входами умножителя 4, подключенного частотным входом к шине второй опорной частоты Fg . Управляющие входы ком- щ мутатора 6 соединены со знаковым выходом блока 10, входом знака sign Fx аргумента и выходами знаковых тригrepoB 8 и 9, подключенных входами к выходам старших разрядов соответ- 25 ственно первого и второго счетчиков 1 и 2. Управляющие входы коммутатора 7 соединены с входом знака Sign лифференцируемого сигнала и с выходами триггеров 8 и 9. Блок 12 сложения и вычитания подключен входами к выходам комму i атора 7, а выходом - к суммирующему входу счетчика 2. Блок

12 (фиг.1) может быть выполнен, например, на элементе 13 задержки, сумматоре 14 частот и вычитателе 15 частот. Элемент 13 задержки подключен входом к выходу вычитателя 15, а выходом — к первому входу сумматора 14, выход которого является выходом блока 12 и соединен с первым входом вычитателя 15. Вторые входы сумматора 14 и вычитателя 15 являются входами блока 12. Другой вариант возможной реализации блока 12 45 (фиг,2) содержит сумматор 16 частот, элемен1 17 задержки и вычитатель 18 частот, выход которого является вы" ходом блока 12 и подключен через элемент 17 задержки к первому входу сумматора 16. Выход сумматора 16 соединен с первым входом вычитателя 18. Вторые входы сумматора 16 и вычитателя 18 являются входами блока 12.

Ус1ройство для дифференцирования частотно-импульсных си гналов работ ает следующим образом.

В исходном состоянии разряды реверсивных счетчиков 1 и 2 находятся в нулевом состоянии. На вход модуля дифференцируемой частоты поступают импульсы частоты F>, а на вход модуля аргумента - импульсы частоты Fx.

На первый вход блока 12 сложения и вычитания частот с выхода коммутатора 7 поступают импульсы частоты

F (t), а на второй вход - импульсы частоты обратной связи Foc(t) с выхода двоичного умножителя 3 ° Поэтому среднее значение частоты следования импульсов F< (t) на выходе блока 12 определяется выражением

F qt(t) =F (t)t F 17(t) -FOt, (t) ° (1)

Среднее значение частоты Го (с) следования импульсов на выходе двоичного умножителя 3, на вход которого поступают импульсы опорной частоты

Ft и которыЙ управляется кодом числа N<(t) реверсивного счетчика 1, определяется выражением с, ()-г„. —

N;(t) N,,(с) сс с коэффициент пересчета реверсивного счетчи" ка 1; количество двоичных разрядов реверсивного счетчика 1; постоянная времени, Двоичный умножитель 4, на вход которого поступают импульсы опорной частоты Fgg, управляется кодом числа Nt(t) реверсивного счетчика 2.

Поэтому среднее значение частоты следования импульсов F (t) на выходе двоичного умножителя 4 определяется выражением

Е (й) Г где N (t) - код, cooTветствующий значению числа в реверсивном счетчике 2; й„, =2 — коэффициент пересчета репq версивного счетчика 2; и - количество двоичных раз l рядов реверсивного счетчика 2;

Т - постоянная времени .

Так как на один вход реверсивного счетчика 2 поступает частота

F «(t) с выхода блока 12 сложения и

920 722 8 где К - коэффициент деления делителя 5 частоты;

- текущее время.

На вход реверсивного счетчика 1 через коммутатор 6 поступает частота с выхода множительного блока 11, на один вход которого подается выходная частота устройства 2 t), а на второй вход - частота с выхода дифференцирующего блока 10, осуществляющего дифференцирование по временному аргументу частоты х81

Поэтому код N (t), соответствующий значению числа реверсивного счетчика 1 определяется выражением

И„() ) fF (t) т,.—

О %„(=тЗ Г2(С) F)((t), (5) где T - постоянная времени дифферен3 ци рующе го уст рой ст ва; текущее время.

Подставим (5) в (2), получим, о

25 зо что

7 вычитания, а на второй вход — частота F 5 с выхода делитвля 5 частоты, то код Й2(), соответствующий значению числа реверсивного счетчиха 2 определяется выражением

Ь

Р2. (С) циональной производной по невременному аргументу, а в реверсивном счетчике 2 формируется код числа

N+(t ) (10 ), также пропорциональнай производной по невременному аргументу.

Иэ выражения (l) следует, чтo блок 12 сложения и вычитания частот, осуще ст вляющий выполнение данной функциональной зависимости, может быть реализован также по схеме, приведенной на фиг.2.

Сравнивая работу предлагаемого устройства с известным, видно, что в предлагаемом устройстве для дифференцирования частотно-импульсных сигналов отсутствует методическая погрешность дифференцирования, что позволяет существенно повысить точность работы устройства, а также расширять его функциональные возможности эа счет появившейся возможности получения точного значения производной входных сигналов F x(t) и F >(t), изменяющихся по. любому закону, а не только по линейному или имеющему постоянное значение, как это имело место в известном устройстве.

Указанное обстроятельство определяет технико-экономическую эффекти вность предлагаемого устройства, 35 (6) (ф) = и () т>

0С Т1

Ъм

° (ИCx Ü) о и подставим (6) в (1) получим, что т Fх(и) „()= S,(t) a-Fxa ). (7)

Tq o

Продифференцировав выражение (7) по параметру х(t) получим, что е(Fx(t) т л или что

F () = " - -() (9) TS AFx(t) а с учетом (3) из (9) получим, что

Tg Т-1 d.Fy(t) (1 Fx(t) откуда следует, что на выходе умножителя 4, являоцемся частотным выходом у строй ст ва, формируется точное значение частоты Fz(t) (9), пропор40

Формула изобретения

1. Устройство для дифференцирования частотно-импульсных си гналов, содержащее первый. реверсивный счетчик, подключенный суммирующим и вычитающим входами к выходам первого коммутатора, а выходами разрядов - к кодовым входам первого двоичного умножителя, соединенного частотным входом с шиной первой опорной частоты, а выходом - с первым сигнальным входом второго коммутатора, подключен ного вторым си гн ал ьным вх одом к входу модуля диффе ре нци руе мо го сигнала, причем сигнальный вход первого коммутатора соединен с выходом множительного блока, подключенного первым входом к выходу второго двоичного умножителя и к входу делителя частоты, а вторым входом - к частотному выходу дифференцирующего блока, вход которого соединен с входом модуля аргумента, а выход дели920722

10 теля частоты подключен к вычитающе" му входу второго реверсивного счетчика, соединенного выходами разрядов с кодовыми входами второго двоичного умножителя, подключенного 5 частотным входом к шине второй опор" ной частоты, причем управляющие входы первого коммутатора соединены со знаковым выходом дифференцирующего блока, входом знака аргумента и выходами первого и второго знаковых три гге ров, подключенных входами к выходам старших разрядов соответственно первого и второго реверсивных счетчиков, а управляющие входы 15 второго коммутатора соединены с входом знака дифференцируемого сигнала и с выходами первого и второго зна" ковых триггеров> о т л и ч а ю щ ее с я тем, что, с целью повышения 20 точности дифференцирования по нев" ременному аргументу,. в него введен блок сложения и вычитания частот, подключенный входами к выходам вто". рого коммутатора, а выходом - к

25 суммирующему входу второго реверсивного счетчика.

2. Устройство по и. 1, о т л ич а ющ ее с я тем, что блок сложения и вычитания частот содержит 30 сумматор частот, вычитатель частот и элемент задержки, подключенный входом к,выходу вычитателя частот, а выходом - к первому входу сумма" тора частот, выход которого является выходом блока сложения и вычитания частот и соединен с первым вхо" дом вычитателя частот, а вторые входы сумматора частот и вычитателя частот являются входами блока сложения и вычитания частот.

3. Устройство по и. 1, о т л и

I ч а ю щ е е с я тем, что блок сложения и вычитания частот содержит сумматор частот, элемент задержки и вычитатель частот, выход которого является выходом блока сложения и вычитания частот и подключен через элемент задержки к первому входу сумматора частот, соединенного выходом с первым входом вычитателя частот, а вторые входы сумматора частот и вычитателя частот являются входами блока сложения и вычитания частот.

Источники информации, принятые во внимание при экспертизе

1. .Авторское свидетельство СССР

11 386403, кл. G 06 G 7/18, 1971.

2. Авторское свидетельство СССР

И 639555, кл. G 06 G 7/18, 197?.

3. Никифоров И.Б., Поламарюк Г.О.

Об изменении первой производной чаф тотно-импульсного сигнала. ". Автометрия", 1972, и 2, с. 51 "54,рис.2(прототип).

920722

ly В

6 ®

Fy(t) фиг.2

Составитель С. Казинов

Редактор Л.Авраменко Техред С. Мигунова Корректор Г.Решетник.

Заказ 2344/56 Тираж 732 Подписное

8НИИПИ Государственно комитета СССР по делам изобретений и открытий

113035, Москва, N-35 Раушская наб., д, 4/5

Филиал HlIl "Патен1", г. Ужгород, ул. Проектная, 4