Устройство для контроля блоков памяти

 

Оп ИСАНИИ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистическик

Республик (1940240 (6l ) Дополнительное к авт. свид-ву (22}Закалено 24.12.80 (2l) 3222666/18 24 с присоединением заявки М (23) Приоритет

Опубликовано 30.06 82 Бюллетень № 24

Дата опубликования описания 03 07 82 (51) М. Кл.

Gll С 29/00 фкударетавааы5 кавпвт

СССР ао двлам изабрвтекий

Н OTKPblTllN (53) УДК 681.327 (088.8) (72) Авторы изобретения

Ю. H. Мартыненко и Я. Ш. Безродный (7) ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПАМЯТИ

Изобретение относится к запоминающим устройствам, в частности к устройствам для контроля блоков памяти, и может быть использовано для контроля в динамическом режиме оперативных запоминаю5 ших устройств (ОЗУ) с произвольной выборкой.

Известны устройства для контроля оперативных запоминающих устройств (11 и P2).

1о

Одно из известных ОЗУ содержит блок управления, блок сравнения, формирователь кодов, причем вход блока управления соединен с выходом блока сравнения, одна группа входов которого соединена с выходными шинами блока памяти, а вторая группа - с выходами формирователя кодов, входами подключенного к адресным шинам блока памяти (1) .

К недостаткам этого устройства отно-ао

t сится невысокая эффективность качества контроля из-аа того, что формируемые в атом устройстве проверочные тесты являются регулярными как по направле2 нию обхода адресов, так и по распределению информации в накопителе. В реальных же ОЗУ как направление обхода адресов, так и распределение информации в накопителе является произвольным.

Из известных устройств наиболее близким техническим решением к данному изобретению является устройство для контроля блоков памяти, содержащее блок управления, счетчик числа обращений, счет- . чик математических ожиданий, сумматор, генератор случайных чисел, формирователь кодов и схему сравнения, выход которой соединен с входом блока управления, выход блока управления соединен с входом проверямого блока памяти, другой вход которой соединен с выходом формирователя кода, а выход - с входом схемы сравнения 1 2)

В этом устройстве обеспечивается возможность задания вероятностным методом множества направлений обхода адресов, что повышает качество контроля. Однако в существующих интегральных блоках ОЗУ

3 9402 достоверность считывания информации завис ит не только от динам ических параметров указанных блоков, но и от распределения информации внутри блока памяти (т. е. от взаимного расположения единичной и нулевой информации в ячейках блока памяти). Поэтому тесты, обеспечивающие определенное расположение информации в блоке памяти, не обеспечивают требуемого качества контроля, так как ««« проверка производится при фиксированном

1 распределении информации в блоке памяти.

Это снижает надежность устройства.

Бель изобретения — повышение надежности устройства за счет задания меняю-. щегося от проверки к проверке случайным образом распределения информации в ячейках блока памяти.

Поставленная цель достигается тем, 20 что в устройство для контроля блоков памяти, содержащее генератор случайных чисел, схему сравнения, формирователь кодов и блок управления, причем выход схемы сравнения подключен к одному из входов блока управления, а первый вход схемы сравнения и выходы блока управления и формирователя кодов являются соответственно входом и выходами устройства, введены блок памяти и датчик 3«« временных интервалов, выход которого подключен к другому входу блока управления, выход блока памяти соединен с вторым входом схемы сравнения, а входы подключены к выходу блока управления и выходу формирователя кодов, вход которого соединен с выходом генератора случайных чисел.

40 в ячейки обоих блоков памяти записываются случайные коды, распределение нулей и единиц в их ячейках произвольно, После записи блок 2 управления переводит устройство в режим считъ«вания.

При этом производится сравнение информации из блоков 1 и 2. При обнаружении дефектной ячейки в контролируемом блоке 1 памяти схема 4 сравнения выдает сигнал "Останов" на блок 2 управления.

При этом по имеющейся информации кода адреса и считанного кода можно обнаружить дефектную ячейку. Если же коды от обоих блоков памяти равны, то блок 2 управления проводит очередной цикл записи — воспроизведения. Контроль продолжается до тех пор, пока датчик 7 не сбросит сигнал запуска, после чего qpoверка заканчивается, В зависимости от длительности интервала, задаваемого датчиком 7, обеспечивается требуемая достоверность контроля.

Технико-экономическая эффективность предлагаемого технического решения заключается в обеспечении многократного режима записи — считывания с изме««яющимся случайным образом распределения информации в контролируемом блоке памяти. Зтим достигается повышение ка «ества контроля за счет выявления ячеек памяти, проявление дефектов которых связано с распределением информации B блоке памяти.

Формула изобретения

На чертеже приведена функциональная схема устройства для контроля блоков памяти.

Устройство подсоединяется к контролируемому блоку 1 памяти и содержит блок 2 управления, генератор 3 случайных чисел, схему 4 сравнения, формирователь 5 кодов, блок 6 памяти и датчик 7 временных интервалов, Ус тройс тво раб о тае т следующим образом.

В исходном состоянии в блок 1 памяти и блок 6 памяти записаны нули. После выдачи сигнала запуска датчиком 7 блок 2 управления производит запись информации в эти блоки. Записываемые коды поступают от генератора 3 случайных чисел через формирователь 5. Поскольку

Устройство для контроля блоков памяти, содержащее генератор случайных чисел, схему сравнения, формирователь кодов и блок управления, причем выход схемы сравнения подключен к одному из входов блока управления, а первый вход схемы сравнения и выходы блока управления и формирователя кодов являются соответственно входом и выходами устройства, отличающееся тем, что, с целью. повышения надежности устройства, оно содержит блок памяти и датчик временных интвервалов, выход которого подключен к другому входу блока управления, выход блока памяти соединен с вторым входом схемы сравнения, а входы подключены к выходу блока управления и выходу формирователя кодов, вход которого соединен с выходом генера тора случа и них чисел.

1. Стенд для производственного контроля МОЗУ типа 2.. .Передовой научноИсточники информации, принятые во внимание при экспертизе

940240 б технический и производственный опыт.

1968, ¹ 15-68, 1365-194.

2, Авторское свидетельство СССР

Х 526952, кл. G 11 С 2Э/00, 1974

5 (прототип) .

Составитель В. Рудаков

Редактор Е. Папп Техред K.Мьщьо Корректор Е. Рошко

Заказ 4677/75 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4