Устройство синхронизации по циклам

 

Союз Советских

Соцмалмстмческмх

Респубики

ОП ИСАНИЕ 944134

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву № 565402 з (22) Заявлено 16.07.80 (2l ) 2957894/18-09 (51) М. Кл.

Н 04 li 7/08 с присоединением заявки РЙ

Гооударстмкиый комитет

СССР (23) Приоритет

Опубликовано 15.07. 82. Бюллетень № 26

Дата опубликования описания 17.07.82 по полам иэобретеиий и открытий (53 ) УЙ K 62 1. 39 4. .662 (088.8) (72) Автор изобретения

Г. К. Дашин (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ

Изобретение относится к технике связи и может бы-ь использовано в многоканальных системах передачи сигналов с импульсно-кодовой модуляцией и дельта-модуляцией.

По основному авт. св. М. 565402 известно устройство синхронизации по циклам, содержащее последовательно соединенные формирователь тактовых импульсов, элемент запрета, делитель-распределитель и регистр сдвига, к второму входу которого и первому входу элемента задержки подключен выход формировате-. ля тактовых импульсов, вход которого объединен с первыми входами блоков опробывания импульсных позиций, к вторым входам которых, кроме первого, подключены выходы элемента задержки, к второму входу которого, а также к второму входу первого блока опробыва- о ния импульсных позиций подключен выг ход первого элемента ИЛИ, при этом выходы регистра сдвига подключены соответственно к третьим входам блоков опробывания импульсных позиций, узла перезаписи сигналов несоответствия, к первому входу первого расширителя и через элемент И к первым входам остальных расширителей, третьему входу элемента И и соответствующим входам элемента И-ИЛИ, выход которого подключен к второму входу элемента запрета и первому входу первого элемента

ИЛИ, к второму входу которого и четвертому входу первого блока опробывання импульсных позиций подключен выход делителя-распределителя, при этом выход первого и третьего блоков опробывания импульсных позиций подключены к «торым входам соответствующих расширителей, а выход второго блока опробывания импульсных позиций подключен к соответствующему входу узла перезаписи сигналов несоответствия, к други.. соответствующим входам которого подключены выходы второго и третьего рас-ширителей, а выход первого расшир п .— ля подключен к первому входу эл 1.и-п

4134 ф з 94

И, причем выход первого блока оцробывапия импульсных позиций подключен ко входу первого накопителя, а выход третьего расширителя подключен к соответствующему входу элемента И-ИЛИ Е13

Однако известное устройство характеризуется низкой помехоустойчивостью.

Цель изобретения — повышение помехоустойчивости.

Цель достигается тем, что в устройство синхронизации по циклам введены первый и второй дополнительные элементы И, второй накопитель, последовательqo соединенные первым триггер и блок индикации, а также второй элемент ИЛИ и последовательно соединенные коммутатор, второй триггер и третий дополнительный элемент И, выход которого подключен к установочным входам первого и второго накопителей, выходы которых подключены к первому и второму управляющим входам коммутатора, к первому разрешающему входу которого, а также к первому входу второго элемента ИЛИ подключен выход первого блока опробывания импульсных позиций, а к второму разрешающему входу коммутатора, входу накопителя и второму входу второго элемента ИЛИ через первый дополнительный элемент И подключен второй выход первого расширителя, при этом выход второго элемента ИЛИ подключен к второму входу третьего дополнительного элемента И, выход второго накопителя подключен к второму входу второго триггера и первому входу первого триггера, к второму входу которого подключен выход коммутатора, а выход первого триггера подключен к второму входу элемента И и первому входу второго дополнительного элемента И, к второму. и третьему входам которого подключены выходы первого и второго расширителей, а выход второго дополнительного элемента И подключен к соответствующим входам элемента ИИЛИ, к дополнительному входу которого, а также дополнительному входу узла. перезаписи сигналов несоответствия подключен дополнительный выход элемента И.

Кроме того, элемент И выполнен в виде последовательно соединенных первого элемента и второго элемента И, при этом входы первого элемента И являются первым и вторым входами элемента И, вход второго элемента И является третьим входом элемента И, а выходы первого и второго элементов И являются соответственно дополнительными выходом и выходом элемента И.

На чертеже приведена структурная электрическая схема устройства.

Устройство синхронизации по циклам содержит формирователь 1 тактовых импульсов, блоки 2 — 4 опробывания импульсных позиций, расширители 5 — 7, делитель-распределитель 8, элементы ИИЛИ 9, первый элемент ИЛИ 10, элемент задержки 11, накопители 12 и 13, регистр 14 сдвига, узел 15 перезаписи сигналов несоответствия, элемент запрета 16, коммутатор 17, триггеры 18 и

19, блок 20 индикации, дополнительные элемента И 21 — 23, элемент И 24, содержащий первый и второй элементы

И 25 и 26, второй элемент ИЛИ 27.

Устройство работает следующим образом.

В состоянии синхронизации импульсы тактовой частоты с выхода формирователя 1 через элемент запрета 16 поступают на-вход делителя-распределителя 8, осуществляющего деление частоты сле,дования тактовых импульсов до частоты следования циклов.

1О

На первом — пятом выходах регистра

14 сдвига формируются импульсы, задержанные относительно выходного импульса делителя-распределителя 8 на сдин — пять периодов тактовой частоты соответственно. На вход блока 2 опробывания импульсных позиций в режиме синхронизма с выхода делителя-распределителя 8 через первый элемент ИЛИ 10

35 поступает опробывающий сигнал с частотой следования цикла, а на входы блоков

3 и 4 опробывания импульсных позиций с выходов элемента задержки l l поступают такие же последовательности имЩ> пульсов, но задержанные на один и два периода тактовой частоты соответственно.

В установившемся режиме {в режиме синхронизма) блок 2 опробывания импульсных позиций опробывает чередующиеся

45 символы 1-0 — 1 — 0 ... синхросигнала цикла, а блоки 3 и 4 опробывания импульсных позиций опробывают символы, чередующиеся по случайному закону. Если блок 2 опробывания импульсных позиций опробывает пары символов, среди которых имеются пары одинаковых символов, разделенных временем цикла, то на выходе блока 2 опробывания импульсных позиций формируются импульсы несоответ1 ствия опробываемых символом символам с инхросигнала цикла(сигнал ошибки) . В случае отсутствия на выхоце блока 2 опробывания импульсных позиций сигнала ошибки

5S при опробывании пары символов, разде- ленных временем цикла, на выходе первого дополнительного элемента И 21 формируется сигнал синхронизма т.е. сигнал соответствия опробываемых сим- 5 волов символам синхросигнала цикла.

Сигналы ошибок поступают на вход перваго накопителя 12, а сигналы синхронизма поступают на вход второго накопителя 13 (сигналов синхронизма). <Э

При частоте следования сигналов ошибки, большей частоты следования сигналов синхронизма, первым заполняется первый накопитель 12. Сигнал с выхода первого накопителя 12 разрешает поступление 1$ сигнала ошибки через коммутатор 17 на вход второго триггера 19. Последний устанавливается в состояние, при котором сигнал с выхода второго элемента ИЛИ27 через третий дополнительный элемент

И 23 устанавливает накопители 12 и 13 в исходное состояние. Таким образом, в режиме синхронизма, при котором час" тота следования сигналов синхронизма

1 ,выше частоты следования сигналов оши25 бок, второй накопитель 13 сигналов

: синхронизма заполняется раньше первого накопителя 12. Это обеспечивает систематический сброс первого накопителя 12 и исходное состояние и предотвращает переход устройства в режим поиска (сбой синхронизма) при искажениях последовательности синхросимволов. Сигналами с одного из выходов коммутатора 17 или с выхода вто- 55 рого накопителя 13 первый триггер 18 переводится в ".оответствующее состояние, обеспечивающее соответственно установление режима поиска или режима синхронизма. Сигнал с выхода пер- 4о вого триггера 18 поступает на входы второго дополнительного элемента И 26 и элемента И 25, а также на вход блока

20 индикации с помощью которого инцицируется режим работы устройства (по- 45 иск или синхронизм). Индикация режима работы позволяет оценить степень помехоустойчивости синхронизма по циклам и принять необходимые меры по повышению верности приема символов группово- 50 го сигнала (например, путем более тщательного подбора порога отсечки шумового сигнала, изменения ориентации антенны и т.п.).

Таким образом, устройство синхронизации по циклам обеспечивает повышение помехоустойчивости при уменьшении соотношения cèãíàë/øó.ì на его входе.

34 б формула изобретения

1. Устройство синхронизации по цик лам по авт. св. N. 565402, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены первый и второй дополнительные элементы И, второй накопитель, последовательно соединенные первый триггер и блок индикации, а также второй элемент

ИЛИ и последовательно соединенные коммутатор, второй триггер и третий дополнительный элемент И, выход которо го подключен к установочным входам первого и второго накопителей, выходы которых подключены к первому и второму управляющим входам коммутатора, к первому разрешающему входу которого, а также к первому входу второго элемента ИЛИ подключен выход первого блока опробывания импульсных позиций, а к второму разрешающему входу коммутатора, входу второго накопителя и второму входу второго элемента ИЛИ через первый дополнительный элемент И подключен второй выход первого расширителя, при этом выход второго элемента

ИЛИ подключен к второму входу третьего дополнительного элемента И, выход второго накопителя подключен к второму входу второго триггера и первому входу первого триггера, к второму входу которого подключен второй выход коммутатора, а выход первого триггера подключен к второму входу элемента И и первому входу второго дополнительного элемента И, к второму и третьему входам которого подключены выходы первого и второго расширителей, а выход второго

Ф . дополнительного элемента И подключен к соответствующим входам элемента ИИЛИ, к дополнительному входу которого, а также дополнительному входу узла перезаписи сигналов несоответствия подключен дополнительный выход элемента И.

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что элемент И выполнен в виде последовательно соединенных первого и второго элементов И, при этом входы первого элемента И являются пер-, вым и вторым входами элемента И, вход второго элемента И является третьим входом элемента И, а выходы первого и второго элементов И являются соответственно дополнительным выходом и выходом элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 565402, кл. Н 04 Ь 7/08, 1974 ().

Составитель Т. Лерантович

Редактор !l. Митровка Техред М.Гергель Корректор М. Шароши

Заказ 5158/77 Тираж 688 Подписное

В1!ИИПИ Государственного комитета СССР по делам изобретений и открытий

L1.3035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4