Инвертор на полевых транзисторах с управляющим переходом

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социапистнческнх, Республик

<1 953732 (5! )М. Кл.

Н 03 К 19/094 (6I ) Дополнительное к авт. свил-ву 741473 (22) Заявлено 12.01.81 (21) 3263649/18-21 с присоединением заявки №

3Ъвударстаеяный комнтет

CCCP ав делам нэабретеннй н отермтнй (23) Приоритет (53) УДК 62». .374(088.8) Опубликовано 23.08.82. Бюллетень № 31

Дата опубликования описания 25.08.82

P. С. Кильметон; А. Г. Краснопольский, Я. Б.:Механп

А. В. Переверзев и А.. И. СухоруксЬ

1 (72) Авторы изобретения

Таганрогский радиотехнический институт нм. В. Д. Калмыкова (7!) Заявитель (54) ИНВЕРТОР НА ПОЛЕВЫХ ТРАНЗИСТОРАХ

С УПРАВЛЯЮШИМ ПЕРЕХОДОМ

Изобретение относится к электронной технике и может быть использовано в устройствах автоматики и вычислительной техники.

По основному авт. св. М 741473 известен инвертор на полевых транжсторах с управлякепим переходом, содержащий комплемяттарные пары транзисторов, образуютцне первый $ - транзистор, випэченный между выходной и общей шиной, и второй Я гранзистор дополняклцего типа, включенный между шиной питания и выходной шиной, причем управпякеций затвор второго 3 -транжстора через

Ъ -диод и управляюпбтй затвор первого -транзистора через второй 3 -диод в обратном включении подключены к входной шине (1)

Недостатком известного инвертора является то, что дття его согласования 20 с логическими устройствами, выполненны- . ми на биполярных транзистОра, требуются специальные буферчые каскады, а также низкое быстродействие, опрщепяе2 мое перезарядом паразитных емкостей ограниченным током Я -транзисторов.

Целью изобретения является расшире ние функциональных во:-хтожностей, повышение быстродействия и надежности рабогы устройства.

Поставленная цель достигается тем, чго, в инвертор на полевых транзисторах с управляющим переходом введен биполярный транжстор, коллектор и эмиттер которого соответственно, подключены к выходной и общей шине, а база - к управляющему затвору первого $ -транзистора.

На чертеже представлепа электрическая принтпшиальная схема устройства.

Комплементарные пары транзисторов обрюуют первый ф -транзистор 1 и второй транзистор 2 дополтптющего типа. Первый A -тракзистор 1 включен между выходной шиной 3 и общей шиной

4, а второй jL -транзистор 2 включен между шиной питания 5 и выходной шиной 3. Управлякеций затвор 3 -транзистор

2 через д -диод 6 и управляющий за3 95 твор "ранзистора 1 через Я -диод 7 в обратном включении подключены к входной шине 8. У допопнительног введеннсго бипспярного транзистора 9 кощ- . лектор подключен к выходной шине 3, эмиттер - к общей шине 4, а база - к управляющему затвору g -ю ранжстора 1.

Устройство работает следуккцим образом.

В исходном состоянии сигнал на входно шине 8 отсутствует, ее потенциал равен потенциалу общей щины 4, ф -диод 7 or крыт, затвор Я -транзистора 1 подключен к входу, имеющему нулевой потенциал, поэтому A - гранзистор 1 закрыт. В то

)te время 3 гранзистор 2 открыт, а диод 6 закрыт, и поэтому ток через прямосмещенный переход попевого транжстора Р -транжстора 2 не протекает.

При этом на выходной шине 3 формируеъ ся уровень напряжения, равный по величине напряжению питания Е „а ток через устройство не протекает, так как

3, гранэистор 1 и транзистор 9 закрыты °

При поступлении на шину 8 входного сигнала меньшего j» но большего напряжения запирания р -диода 7, этот, диод открывается на короткое время, ток поступает в базу транжстора 9. Рранзнстор 9 открывается и шунтирует

Х -гранжстор 1, при этом -диод 6 открывается, а Я -транзистор 2 закрывается. По окончании переходного процесса Р -диод;7 и транзистор 9 эакрыBaIoTcs, но р -TpaHaIxcTop 1 продолжает находиться в открытом состоянии и на выходной шине 3 формируется нулевой уровень напряжения.

Введение допяшитепьного биполярного транжстора снижает уровень срабатыва3732 4 ния инвертора до малой велипшы (значительно меньше Е, /2), что позволяет использовать его в качестве буфернсио устройства, усилителя-формирователя и импульсного усилителя. Это особо важно для логических устройств на полевых транзисторах в интегральном исполнении цри согласовании их с интегральными схемами на биполярных транзисторах.

Кроме того, введение бипопярного трен о жстора в предлагаемый инвертор на полевых транжсторах с управляющим переходом повышает его быстродействие бспее чем в 2 раза, по сравнешпо с известным, при той же малой потребляемой мощности. Таким образом, широкие функцноншп ные возможности, высокое быстродействие и малое потребление мощностй делают предлагаемый IIBepTop на попевых транжсторах с BHRleIIlBM переходом весьма перспектнвяьым прк разработке ннтеграль° ных схем с повышенной плотностью компановки и ограниченным энергоресурсом.

Формула изобретения

Инвертор на полевых транзисторах с

М 741473, отличающийся

30 тем, что, с цепью расширенкя функцноналыых возможностей, повышения быстродействия II надежности в работе, в него введен бипспярный транзистор, коллектор И эмиттер которого, соответстN венно, подключены к выходной и общей шине, а база - к управляющему затвору первого Я гранзистора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 741473, кл. Н 03 К 19/094, 1978.

ВНИИПИ Заказ 6293/81

Тираж 959 Поапясное

Филиал ППП "1ЬГ . нт", Г. УЖГОроп р Ъ <1. 1рОО к Г1!ОЯр 4

Инвертор на полевых транзисторах с управляющим переходом Инвертор на полевых транзисторах с управляющим переходом 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх