Программно-временное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

«»960737

Ъ, (61) Дополнительное к ввт. свид-ву (22) Заявлено 16 03 ° 81 (21) 3259189/18-24

{$1}M Rn з с присоединением заявки Йо (23) Приоритет6 05 В 19/18

Государственный комитет

СССР но делам изобретений и открытий

Опубликовано 23.0982. Бюллетень М 35

{ З}УДК 621.503..55(088.8) Дата опубликования описания 23.09.82

1 .4

Ф ! ",К " t,т.", (72) Авторы изобретения

И.И. Володарский и В.Л. Тимофеев. (71) Заявитель (54) ПРОГРАММНО-ВРЕМЕННОЕ УСТРОЙСТВО

Изобретение относится к автоматике и может найти применение при тепловакуумных и прочностных испытаниях различных изделий, а также в различных технологических процессах, где требуется программное управление.

Известна система для программно-. го управления группой объектов, содержащая генератор импульсов, реверсивный счетчик, делитель частоты, коммутатор програмвы, блок хранения программ, блок сравнения, а в каждом канале блок формирования импульсов, блок памяти, блок контроля состояния исполнительного механизма, исполнительный механизм и цифроаналоговый преобразователь, соединенные между собой (1).

Недостатком указанной систеьы является то, что при аппроксимации симметричных кривых необходимо в блоке хранения программ и блоках памяти каждого канала устанавливать ,коды интервалов времени и амплитуду приращения аппроксимирующих отрезков .прямпс как для левой, так и правой ветвей симметричной кривой, несмотря на то, что интервалы времени и модуль амплитуды приращения

1 этих .пряьих в левой и правой ветвях соответственно совпадают.

Это приводит к увеличению разрядности коммутатора, а также информационных емкостей блока хранения программ и блоков памяти в два раза, что значительно усложняет систему.

Наиболее близким техническим решением к изобретению является устройство. содержащее последовательно соединенные генератор импульсов, делитель частоты и счетчик времени, соединенные через элемент И, элемент ИЛИ и первые входы первых элементов И с реверсивным счетчиком, подключенным к токовым ключам, а через блок коррекции к первому выходу запоминающего блока, вторые, третий и четвертый выходы которого соединены со счетчиком времени, элементом И, элементом

НЕ, а вход запоминающего блока — с первыми выходами счетчика номера команд 2 J.

Однако устройство при аппроксимации симметричных кривых требует установки в запоминающем блоке кодов интервалов времени и частоты аппроксимирующих отрезков прямых, как для левой, так и правой ветвей симмеЗО тричной кривой, несмотря на то, что

960737 второго элемента И,. первым и вторым выходами соответственно - к третьим входам первых элементов И к первым входам переключателя, соединенного вторым вхОдом с четвертым выходом блока памяти и с входом элемента

НЕ, подключенного выходом к третьему входу переключателя, связанного первым выходом с вторым входом третьего элемента И, подключенного третьим входом к первому входу четвертого элемента И, связанного вторым входом с вторым выходом переключателя, а третьим входом — с вторым выходом :блока памяти, подключенного пятым выходом к входу блока коррекции, шестыми выходами - к первым входам делителя частоты, а седьмым выходомк первому входу пятого элемента И, соединенного вторым входом с третьим входом счетчика импульсов с вторым входом и выходом делителя частоты, третий вход которого подключен к выходу генератора импульсов причем вход элемента задержки связан с первым выходом второго триггера.

На чертеже дана блок-схема устройства.

Устройство содержит генератор 1. импульсов, делитель 2 частоты, счетчик 3 импульсов, счетчик 4 номера команд, элемент ИЛИ 5, пятый элемент

И б, блок 7 памяти, блок 8 коррекции, реверсивный счетчик 9, третий элемент И 10, токовые ключи 11, элемент НЕ 12, первые элементы И 13, переключатель 14, первый триггер 15, второй элемент И 16, второй триггер

17, элемент 18 задержки, четвертый элемент И 19.

Устройство работает следующим образом.

Перед началом работы в блоке 7 памяти устанавливаются коды интервалов времени для счетчика 3 импульсов и коды частоты для делителя 2 частоты.

По команде общего сброса делитель

2 частоты, счетчик 3 импульсов, счетчик 4 номера команд, реверсивный счетчик 9, триггеры 15, 17 и переключатель 14 устанавливаются в исход.ное положение, при этом на выходе делителя 2 частоты, счетчика 3 импульсов, выходах счетчика 4 номера команд, реверсивного счетчика 9 появляются сигналы, соответствующие их нулевому содержанию, на втором выходе первого триггера 15, и Йа первом выходе второго триггера 17 устанавливаются сигналы логических единиц.

При этом переключатель 14 соединяет вход и выход элемента НЕ 12 через элементы И 10, 19 соответственно с входами "+" и "-" реверсивного счетчика 9.

Импульсы с генератора 1 импульсов на вход делителя частоты не поступают. коды интервала времени и частоты этих прямых в левой и правой ветвях соответственно совпадают.

Недостатком устройства является также то, что разрядность делителя частоты зависит не только от разрядности счетчика времени, но и от заданных минимальных темпов прира щения и времени стабилизации, и не может быть уменьшена. за счет счетчика номера команд, а также необходи- 10 мость включения дешифратора и схем

И для изменения частоты импульсов на выходе делителя частоты.

Все это приводит к увеличению разрядности счетчика номера команд .и 15 информационной емкости запоминающего блока в .два раза, а также к увеличению разрядности делителя частоты и избыточности аппаратуры для изменения частоты импулвсов на выходе делителя частоты; что значительно усложняет устройство.

Цель изобретения — упрощение устройства, путем сокращения разрядностей счетчика номера команд, делителя 5 частоты, информационной емкости запоминающего блока, а также аппаратуры (дешифратор, схемы И ) для изменения частоты импульсов на выходе делителя частоты,.

Поставленная цель достигается тем что в программно-временное уст-. ройство, содержащее генератор импуль-, сов, делитель частоты, элемент НЕ, первые и второй элементы И, счетчик импульсов, связанный выходом с пер- З5 вым входом элемента ИЛИ, а первыми .входами - c первыми выходами блока памяти, подключенного входами к первым выходам счетчика номера команд, а вторым "выходом - к первому - 40 входу третьего элемента И, связанного выходом с суммирующим входом

Реверсивного счетчика, подключенного входами к выходам блока коррекции, выходами — к входам токовых клю-4» ,чей, а вычитающим вхором - к выходу четвертого элемента И,. соединенного первым входом с выходом элемента ИДИ, подключенного вторым входом к выходу пятого элемента И, введены переключатель, два триггера и элемент задержки, соединенный выходом с пер" вым входом первого триггера, подключенного вторым входом к третьему вы55 к первому входу второго элемента И, а вторым выходом - к первым входам первых элементов И, соединенных вторыми входами с вторым входом и с выходом счетчика импульсов и вторым входом второго элемента И, а выходами— соответственно с суммирующим и вычитающим входами счетчика номера команд, связанного вторым выходом с первым входом второго триггера, подключенного вторым входом к: выходу 65

960737

По импульсу запуска код первого временного интервала и код частоты, соответствующие исходному 1 нулевому) состоянию счетчика номера команд

4; переписываются из блока 7 памяти в делитель 2 частоты и счетчий 3 импульсов, а импульсы с генератора 1 импульсов начинают поступать иа вход делителя 2 частоты.

Содержимое делителя 2 частоты и счетчика 3 импульсов при поступлении на счетный вход импульсов уменьшается. Содержимое счетчика 4 номера команд увеличивается при поступлении логической единицы с первого выхода второго триггера 17 (прн этом на втором выходе О) и уменьшается при поступлении логической единицы с второго выхода (при этом на первом выходе О). При поступлении логической ® единицы на первые входы первых эле .ментов И 13 с второго выхода первого триггера 15 сигналы с выхода счетчика 3 импульсов поступают на счетный вход счетчика 4 номера команд (при 35 этом на первом выходе триггера 15-0) .

При поступлении сигнала логической единицы на первые выходы первого триггера 15 сигналы с выхода счетчика 3 импульсов поступают на второй 2О вход второго элемента И 16 i,при этом на втором выходе первого триггера

15-0).

Содержимое реверсивного счетчика

9 увеличивается, если с второго и 25 четвертого выхода блока 7 памяти поступают сигналы, соответствующие логической единице, и переключатель

14 находится в исходном состоянии и уменьшается при поступлении с чет-, вертого выхода блока 7 памяти сигна» ла логического О.

Переключение переключателя 14.при появлении сигнала логической единицы на втором выходе второго триггера

17 приводит к соединению суммирующего входа реверсивного ответчика 9 через четвертый элемент И 19 с выходом элемента НЕ 12, а вычитающего входа через третий элемент И 10 с входом элемента HE 12, что приводит к увели- 46 чению содержимого реверсивного счетчика 9. при наличии сигнала О на четвертом выходе блока 7 памяти и уменьшению его содержимого при сигнале логической единицы на чертвертом выходе 45 блока 7 памяти.

При наличии сигнала, соответствующего логическому О на втором выходе запоминающего блока 7 и поступающего на первый и третий входы соответст- 59 венно третьего и четвертого элементов И 10 и 19, реверсивный счетчик

9 не изменяет своего содержимого независимо от сигналов, поступающих на другие входы третьего и четвертого 5$ элементов И.

Запись кодов интервала времени и частоты из блока 7 памяти в делитель частоты 2 и счетчик 3 импульсов происходит прн дальнейшей работе .устройства по их нулевому состоянию.

Импульсы нулевого состояния делителя 2 частоты поступают на вход счет чика 3 импульсов и второй вход пятого элемента И б, первый вход котороFo соединен с седьмым выходом блока

7 памяти. Соединение первого входа пятого элемента И б с седьмым выходом блока 7 памяти обуславливает изменение на один импульс содержимого реверсивного счетчика 9 или стабилищацию выходов канала устройства в период выбранного интервала времени счетчиком 3 импульсов.

Импульсы нулевого состояния счетчика 3 импульсов через элемент ИЛИ

5, также поступают на вход реверсивного счетчика 9 через третий и четвертый элементы И 10 и 19.

Разрядность счетчика 3 импульсов выбирается такой, чтобы обеспечить за один интервал изменение выходного сигнала устройства от нуля до его максимального значения, что происходит при изменении содержимого реверсивного"счетчика от нуля до его заполнения.

Следовательно, разрядность (ем" кость) счетчика 3 импульсов и реверсивного счетчика 9. равны. Разрядность этих счетчиков определяется по формуле

Б = log (1) где В - разрядность счетчика 3 им-: пульсов (реверсивного счетчика 9); б - заданная точность воспроизведения (точность выражается десятичной дробью).

Разрядность (емкость) делителя 2 частоты зависит от минимальных темпов изменения выходного сигнала устройства или от времени его стабилизации и определяется по формуле

A =log к г где А — разрядность делителя частоты 2, Я, - время стабилизации, или минимальный темп изменения выходного сигнала (время изменения содержимого реверсивного счетчика 9 на 1);

Е - частоты генератора импульсов;

В- — разрядность счетчика 3 импульсов.

9б0737

Соединением второго выхода блока

7 памяти с первым и третьим входами соответственно третьего и четвертого элементов И 10 и 19 (при условии, что на втором выходе сигналом является логический нуль) обеспечивает- 5 ся стабилизация состояния реверсивного счетчика 9, независимо от сигналов, поступающих на остальные входы третьего и четвертого элементов

И 10 и 19 соответственно от элемен- 10 та ИЛИ 5 и переключателя 14. Это позволяет сократить разрядность делителя 2 частоты, использован для этих целей, как правило, имеющуюся избыточность счетчика 4 номера команд. Тогда уравнение (2) можно записать Г

A log L Угьттъ7 ° (3) где rn †-;; количество избыточных команд счетчика 4 номера команд.

Импульс нулевого состояния счетчика импульсов 3 изменяет состояние счетчика. 4 номера команд. 25

В соотвЕтствии с новым состоянием счетчика 4 номера команд из памяти 7 блока в делитель 2 частоты и счетчик 3 импульсов записываются но" вые коды интервала времени и частоты,ЗО при этом соответствующие сигналы по.ступают с пятого, седьмого, четвертого и второго выходов блока 7 памяти.

При воспроизведении левой ветви З5 симметрической кривой содержимое счетчика 4 номера команд увеличивается, а правой, ветви — уменьшается от состояния, соответствующего точке симметрии кривой.

Переключение работы счетчика 4 номера команд переключателя 14, обеспечивающего переключение сигналов, поступающих на вход реверсивного счетчика 9, происходит в точке симметрии кривой следующим 4> образом.

В строке блока 7 памяти, которая соответствует определенной команде счетчика 4 номера команд,в конце которой выходной сигнал реверсивного счетчика 9 приходит в точку симметрии, сигнал третьего выхода устанавливается равным логической единице.

Таким образом, после переключения счетчика 4 номера .команд в команду, по окончании которрй выходной сигнал реверсивного счетчика 9 соответст- вует точке симметрии кривой, вклю- б9 чаются по второму входу первый триг- гер 15, логический сигнал второго выхода которого становится равныМ нулю и запрещает поступление сигнала от счетчика 3 импульсов через первые 5 элементы И 13 на вход счетчика 4 номера команд.

Сигнал первого выхода, первого триггера 15, поступающего на первый вход второго элемента И 16 становится равным логической единице, что обеспечивает включение второго триггера 17 при появлении импульса на выходе счетчика 3 импульсов в момент времени, когда выход реверсивного счетчика 9 достигает точки симметрии кривой, при этом этот импульс со счетчика 3 импульсов в счетчик 4 номера команд не проходит, оставляя его в команде, конец которой соответствует точке симметрии, т. е. концу левой ветви и началу правой ветви симметричной кривой.

При срабатывании второго триггера 17 на первом его выходе появляется сигнал, соответвтвующий логичес« кои единице1 который .выключает первый триггер 15 (сигнал выключения триггера 15 преобладает над сигналом его включения, т. е, при наличии двух сигналов включения и выключения одновременно триггер 15 занимает положение, соответствующее сигналу выключения ) .

Выключение первого триггера 15, т. е. появление на втором его выходе логической единицы, приводит к соединению выхода счетчика импульсов 3 через первый элемент И 13 с минусовым входом счетчика 4 номера команд.

Подключение выхода счетчика импуль» сов 3 к минусовому входу счетчика

4 номера команд через первый элемент

И 13 обеспечивается появлением логической единицы на втором выходе второго триггера 17, которая также пеебрасывает переключатель 14, что беспечивает необходимую работу реверсивного счетчика 9 при воспроизведении правой ветви симметричной кривой. Выключение второго триггера

17 происходится по импульсу нулевого состояния счетчика 4 номера команд

s которое он приходит в.конце правой ветви кривой.

Выключение первого триггера 15 с задержкой по времени (обеспечивается элементом 18 задержки после включения второго триггера 17 обеспечивает подключение минусового входа счетчика,4 номера команд к выходу счетчика 3 импульсов (через первый элемент И 13) после формирования на выходе счетчика 3 импульсов сигнала (фронта)., производящего переключение счетчика 4 номера команд.. При дальнейшей работе устройства по этому сигналу счетчик 4 номера команд переключается.

Предложенное устройство может воспроизводить как несимметричные кривые (на третьем выходе блока 7 памяти сигнал логической единицы отвутствует, 960737 так и симметричные, при этом при вос- произведении несимметричных кривых уменьшение информационной емкос- ти блока 7 памяти происходит за счет сокращения разрядности делителя 2 частоты, а при воспроизведении 5 симметричных кривых происходит дополнительное сокращение информационной емкости блока 7 памяти за счет сокращения разрядности счетчика 4 номера команд в два раза. 10

Таким образом, предложенное уст ройство позволяет уменьшить разрядность делителя частоты и счетчика номера команд, информационную емкость запоминакщего блока в два и более раз, что сокращает аппаратуру, необходимую для построения устройства, снижает его стоимость, по-. требление электроэнергии, уменьшает вероятность ошибок при наборе про грамм, сокращает время. подготовки его к работе тем самым упрощает устройство и условия его эксплуатации.

Формула изобретения

Программно-временное устройство содержащее генератор импульсов, делитель частоты, элемен НЕ, первые и втОрой элементы И счетчик импульсов, 0 связанный выходом с первым входом элемента ИЛИ, а первыми входами - с первыми выходами блока памяти, подключенного входами к первым выходам счетчика номера команд, а вторым вы- 35 ходом - к первому входу третьего элемента И, связанного выходом с суммирующим входом реверсивного счетчика, подключенного входами к ввгходам блока коррекции, выходами - к входам 40 токовых ключей, а вычитающим входомк выходу четвертого элемента И, соединенного первым входом с выходом элемента ИЛИ, подключенного вторьвл вхо-, C ом к выходу пятого элемента И, о т» 45 и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены переключатель, два триггера и элемент задержки, соединенный выходом с первым входом первого триггера, подключенного вторым входом к третьему выходу блока памяти, первым выходом — к первому входу второго элемента И, а вторым выходом — к первым входам первых элементов И, соединенных вторыми ,входами с вторым входом, с выходом счетчика импульсов, с вторым входом второго элемента И, а выходами— соответственно с суммирующим и вычитающим входами счетчика номера команд, связанного вторым выходом с первым входом второго триггера, под« клииенного вторым входом к выходу второго элемента И, а первым и вторым выходами соответственно - к третьим входам первых элементов И и к первым входам переключателя, соединенного вторым входом с четвертым выходом блока памяти и с входом- элемента НЕ, подключенного выходом к третьему входу переключателя, связанного первьвл выходом с вторым входом третьего элемента И, подключенного третьим входом к первому входу четвертого элемента И, связанного вторым входом с вторьил выходом переключателя, а третьим входом - с вторым выходом блока памяти, подключенного пятым выходом к входу блока коррекции, шестыми выходами — к первым входам делителя частоты, а седььым выходом 4г к первому входу пятого элемента И, соединенного вторым входом с третьим входом счетчика импуль- сов, с вторым входом и с выходом делителя частоты, третий вход которого подключен к выходу генератора импульсов, причем вход элемента задержки связан с первым выходом второго триггера.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 643836, кл. G 05 В 19/18, 1976.

2. Авторское свидетельство СССР

9 647655, кл. G 05 В 19/18, 1976 (прототип).

960737

Составитель Н. Горбунова

Редактор С. Патрушева Техред З.Палий Корректор Н. Король

Закаэ 7277/55 Тираж 914 Подписное

ВНИИПИ Государственного комитета СССР по делам"изобретений и открытий

113035» Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4