Преобразователь кода грея в двоичный код

 

Союз Советских

Социалистических

Республик (о1) Дополнительное к авт. свид-ву (22) Заявлено 030481 (21) 3268826/18-24 )Sf ) AL. Nn з сприсоединениемзаявки №вЂ”

G F 5/02

Государственный комитет

СССР яо делам изобретений я открытий

f $33 УДК 681.325 (088.8) (23) ПриоритетОпубликовано 300982. Бюллетень ¹36

Дата опубликования описания 30.09.82 (7?) Автор изобретения

l0.Ý.Øèòöñ

ВСЕСЭЮ364%

1 техническая 1

ШЛЯ®ТБ А

Научно-производственное объединение ".Сила. (71) Заявитель (54) ПРЕОВРАЭОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных и телеметрических системах.

Известен преобразователь кода

Грея в двоичный код, содержащий регистр, цепи сдвига и элементы ИЛИ (1).

Наиболее близким техническим решением к предлагаемому является преобразователь кода Грея в двоичный код, содержащий регистр, каждый разряд которого состоит из триггера и группы элементов И-НЕ, И-ИЛИ-НЕ (21.

Недостаток известных преобразователей состоит в их сложности.

Цель изобретения — упрощение пре= образователя кода Грея в двоичный код.

Поставленная цель достигается тем, что преобразователь кода Грея в дво-. ичный код, содержащий П -разрядный регистр (и -число разрядов s двоичном коде), каждый разряд которого содержит триггер, входы синхронизации и установочные входы триггеров всех разрядов подключены соответственно к шине синхронизации и шине начальной установки преобразователя кода Грея в двоичный код, единичные входы и выходы триггеров всех разрядов- odpaзуют соответственно параллельный вход и параллельный выход преобразователя кода Грея в двоичный код, В каждом разряде содержит элемент нв. равнозначности, первый входэлемента неравнозначности первого разряда явля ется последовательным входом преобразователя кода Грея в двоичный код . и подключен к J -входу триггера первого разряда, выход триггера j-ro разряда ()-1,...,n-1) подключен к J -входу триггера и первому входу элемента неравнозначности (1+1)-ro разряда, вторые входы элементов неравноэначности всех разрядов подключены к управляющему входу преобразователя кода Грея в двоичный код, а выходы элементов неравнозначности — к М -вхо20 дам триггеров соответствующих разрядов.

На чертеже приведена функциональная схема предлагаемого преобразова" теля..

Преобразователь выполнен в виде и-разрядного регистра с общими для всех разрядов шиной 1 синхронизации, управлякщим входом 2 и шиной 3 начальиой установки. Каждый из разрядов содержит J-К триггер 4 и элемент 5 неравнозначности и имеет параллельные

ОПИСАНИЕ

ИЗОВРЕтЕНИЯ ""9629 5

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

962915

Формула изобретения

ВНИИПИ Заказ 7513/68 Тираж 731 Подписное

Филиал ППП "Патент", г. Ужгород, ул.Проектная,4 вход 6 и выход 7. Для приема последовательного кода регистр имеет вход 8.

Преобразователь работает следующим образом.

В режиме преобразования последовательного кода устанавливается логи- 5 ческая единица на управляющем входе

2 и подачей синхроимпульсов на шину

1 производится запись подаваемого на вход 8 кода Грея мла@аими раэрядамп вперед. По окончании записи на управ-!О ляющий вход 2 и вход 8 подается логический нуль и подачей Й-1(И -количество разрядов, округленное вверх до целой степени числа 2) синхроимпульсов производится преобразование в двоичный код.

В режиме преобразования параллельного кода производится начальная установка регистра подачей логического нуля на шину 3, а затем запись gp кода по входам 6 таким образом, что младший разряд записывается в последний триггер 4. На управляющем входе 2 и входе 8 устанавливается логический нуль и подачей М-1 синхроимпульса на шину 1 производится преобразование.

После преобразования в разрядах регистра содержатся соответствующие разряды двоичного кода. Возможно считывание двоичного кода параллельным способом с выходов 7. При необходимости последовательного. считывания на управляющий вход 2 подается логическая единица и подачей синхроимпульсов -на шину 1 производится вывод -35 двоичного кода, младшими разрядами . вперед,с выхода 7:последнего триггера 4.

Таким образом, предлагаемый преобразователь Осуществляет преобразова- 40 ние последнего и параллельного кода ,Грея в двоичный код работу в режиме регистра сдвига; хранение преобразованного двоичного, кода в регистре.

При выполнении тех же функций,что 45 в известном преобразователе, в предлагаемом содержится в среднем в три раза меньше стандартных логических элементов.

Преобразователь кода Грея в двоичный код, содержащий п -ðàçðÿäíûé регистр (и -число разрядов в двоичном коде), каждый разряд которого содержит триггер, входы синхронизации и установочные входы триггеров всех разрядов подключены соответственно к шине синхронизации и шине начальной установки преобразователя кода Грея в двоичный код, единичные входы и выходы триггеров всех разрядов образуют соответственно параллельный вход и параллельный выход преобразователя кода Грея в двоичный код, о тл и ч а ю шийся тем, что, с целью упрощения преобразователя кода Грея в двоичный код, каждый его разряд содержит элемент неравноэначности, первый вход элемента неравнозначности первого разряда является последовательным входом преобразователя кода

Грея в двоичный код и подключен к

J-входу триггера первого разряда, выход триггера -го разряда (j =1,..., и-1) подключен к 3-входу триггера и первому, входу элемента неравнозначности (j +1 ) -ãî разряда, вторые входы элементов неравнозначности всех разрядов подключены к управляющему входу преобразователя кода Грея в двоичный .код, а выходы элементов неравн значности - к К-входам триггеров соответствуккцих разрядов.

Источники информации, принятые во внимание при экспертизе

i. Авторское свидетельство СССР

9. 658555, кл. G 06 F 5/02, 1976.

2. Авторское свидетельство СССР

9 658556, кл. 0 06 F 5/02, 1977 (прототиг