Универсальный логический модуль

 

ОП КСАН ИЕ изоБгкткния ""9629И

Союз Советския

Соцналистнческня

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к вы. свид-ву (22) Заявлено 261080 (21) ? 999258/18-24

1И1М. Nn.з с присоединением заявки Мо

С 06 F 7/00

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет

Опубликовано 3009.82. Бюллетень 1 (о 36 (331 УДК 681. 3 .: (088.8) Дата опубликования описания 3009Я 2 (72) Авторы изобретения

A.È.Àñïèäoâ, A.Â.ÃóðüÿHîâ, В.A.Ìèùåíêî и С.

ТереЖР- ЖИД f

Ц злгш 1н.

1г <<> 4Hóäе с 9 ЙБЛйр7.е.«.q (71) Заявитель (54) УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ

Устройство относится к автоматике и вычислительной технике и предназначено для реализации всех логических функций трех переменных.

Известен многофункцИональный логический модуль, реализующий различные функции двух и более переменных Г13.

Недостатком известного устройства является высокая сложность.

Наиболее близким к предлагаемому по технической сущности является мно. гофункциональный.логический модуль, реализующий все логические функции трех переменных,.который содержит семь элементов равнозначности, два элемента И, один элемент ИЛИ и-имеет три входа информации, семь управляющих входов и один выход (2 ).

Недостатком его также является высокая сложность.

Цель изобретения — упрощение универсального логического модуля.

Указанная цель достигается тем, что в универсальном логическом модуле, содержащем элементы равнозначности и И, причем выход первого элемента равноэйачности подключен к первому входу элемента И, входы первого элемента равнозначности подключены к первому, второму и третьему управляю" щим входам модуля соответственно,вы:ход элемента И подключен к первому входу второго элемента равнозначности, выход которого подключен к первое му входу третьего элемента равнозначности, выход которого подключен к первому входу четвертого элемента

1ð равнозначности, выход которого является выходом модуля, вторые входы элемента И, второго, третьего и четвертого элементов равнозначности подключены к четвертому,. пятому, Шестому и седьмому управляющим входам модуля соответственно.

На чертеже представлена схема уни-, версального логического модуля.

Схема содержит управляющие входы 1-7, элемент равнозначности 8, элемент И 9, элементы равнозначности

10-12 и выход 13 модуля.

Универсальный логический модуль является устройством с произвольным входами настройки. Коасс настроечного алфавита "0", "1", Х1, Х2, Х1, Х2, ХЗ,Свойством последовательно соединенных схем в цепочке элементов равнозначностей для трех переменных является то, что всегда моино подобрать

9б2917 такие настроечные сигналы на управляющие входы, что на выходе цепочки будут получны функции, состоящие не

Вид функции на выходе цепочки равнозначностей

Настройки цепочки равнозначностей

5 6 7

Х2 Х1

Х1 1

Х1Х2ХЗ

Х1Х2ХЗЧ Х1Х2ХЗЧХ1Х2ХЗ ХЗ

X1X2$3VX1X2X3VX1X2X3 Х2

Х1Х2ХЗ

ХЗ Х2 Х1

ХЗ Х1

Х1Х2ХЗЧХ1Х2ХЗ

Устройство, состоящее из элемента равнозначности на три входа и эле- мента И, реализует любые функции трех переменных, содержащие две любые конНастройки модуля

1 2 . 3 4

X1X2X3X

ХЗ

Х1Х2ХЗХ X1X2XÇ

Х1Х2ХЗчХ1Х2ХЗ

Х1Х2ХЗчХ1Х2ХЗ

ХЗ

Х2

Х1

Таким образом, универсальный логический модуль реализует все логи ческие функции трех переменных и обла- о дает при этом рядом преимуществ по сравнению.с устройством-прототипом, а именно: имеет более простую схему, так как содержит всего 5 логических элементов (в устройстве-прототипе 10); благодаря более простой схеме модуль более надежен, имеет высокую инвариантность по настройкам, что позволяет с высокой раэрешакацей способностью реализовать его диагностику.

Формула изобретения

Универсальный логический модуль, содержащий элементы равнозначности. и

Вид функции на входе цепочки равнозначностей х1х 2х 3чх1х2х Зч х1х2х Зч ч Х1Х2ХЗ

Х1Х2ХЗЧХ1Х2ХЗМХ1Х2ХЗч

V Х1Х2ХЗХ

Вид реализуемой функции более чем из двух конституент единицы. Примеры функций на вхоце и вы-. ходы цепочки приведены в табл.1 °

Т а б л и ц а 1 ституенты единицу . Примеры реализации функций, состоящих из одной и двух конституент единицы, приведены в табл.2.

Т а б л и ц а 2

И, причем выход первого элемента равнозначности подключен к первому входу элемента И, о т л и ч а ю— шийся тем, что, с целью упрощения модуля, входы первого элемента равнозначности подключены к первому, второму и третьему управляющим входам модуля соответственно, выход элемента И подключен к первому входу второго элемента равнозначности, выход которого подключен к первому входу третьего элемента равнозначности, выход которого подключен к первому входу четвертого элемента равнозначности, выход которого является выходом модуля, вторые входы элемента И, второго, третьего и четвертого элементов равнозначности подключены к четвертому, пятому, шестому и седьмо962917

Составитель В.Кайданов

Редактор A.Ìàêîâñêàÿ Техред:С.Мигунова Корректор A.Гриценко

Заказ 7513/68 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4 му управляющим входам модуля соответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 9 556430, кл. G 06 F 7/00, 1975.

2 ° Авторское свидетельство СССР по заявке В 289144/18- 24, кл. G 06 F 7/00, 1980 (прототип).