Устройство для контроля полупроводниковой памяти

 

О П И С А Н И Е (>968856

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Ресяублик (6l ) Дополнительное к авт. свид-ву (22)»"влено 30.01.81 (21) 3242717/18-24 (51)М. Кл. с присоединением заявки М

6 11 С 29/00

3Ьоудзротвенный комитет

СССР ю делам изобретений н открытий (23) Приоритет

Опубликовано 23.10.82. Бюллетень рв 39 (АЗ) УДК 681.327 (088. 8) Дата опубликования описания 25.10.82 (72) Авторы изобретения

Г.X Новик, Е.В. Друян и В.В. Сташин

Московский ордена Ленина и ордена Трудово

Знамени институт инженеров железнодорожно (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОЛУПРОВОДНИКОВОЙ

ПАМЯТИ

Изобретение относится к запоминаю" щим устройствам и может .быть использовано для функционального контроля как отдельных корпусов микросхем, оперативных запоминающих устройств (ОЗУ), так и построенных на их основе массивов полупроводниковых ОЗУ произвольной емкости и организации.

Известны устройства для контроля полупроводниковой памяти 1) и (2). !О

Одни из известных устройств основа" ны на использовании ЭВМ или контроллеров на базе ЭВМ для хранения программ входных воздействий тестовых

1S процедур микросхем ОЗУ, а также для реализации процесса контроля выходных реакций тестируемых микросхем ОЗУ 1).

Недостатками этих устройств являются их громоздкость и сложность при проведении функционального контроля каким-либо методом. Кроме того, недо" статком является неполнота тестирования, так как контроль микросхем осуществляется только по считываемой информации, остальные состояния таблицы истинности не учитываются.

Наиболее близким техническим реше" нием к изобретению является устройство для контроля полупроводниковой памяти, содержвщее генератор тактовых импульсов, генератор тестовых импульcos, блок формирования временной диаграммы,компаратор, мультиплексор, накопители и блок управления f2).

Недостатками этого устройства являются большие аппаратурные затраты и невысокое быстродействие, объясняющееся тем, что для локализации неисправностей требуется значительное время, Целью изобретения является повыше ние быстродействия и упрощение устройства.

Поставленная цель достигается тем, что в устройство для контроля полу" проводниковой памяти, содержащее гене3 96885 ратор синхросигналов, выход которого подключен к первому входу анализатора сигналов, второй вход которого является входом устройства, мультиплексор, выход которого является одним иэ выходов устройства, введены дешифратор, сумматоры по модулю два и счетчик, вход которого подключен к выходу генератора синхросигналов, а выходы соединены соответственно со входами де" 10 шифратора, одними из входов мульти" плексора, входами сумматоров по модулю два и третьим входом анализатора сигна" лов, выход одного из сумматоров по модулю два соединен с другим входом 15 мультиплексора, один из выходов дешифратора и выходы сумматоров по модулю два являются другими выходами устройства.

На чертеже изображена функциональ. ная схема устройства для контроля полупроводниковой памяти.

Устройство содержит генератор 1 синхросигналов, двоичный счетчик 2 с количеством разрядов ?и+6 (где иколичество адресных входов контролируемого ОЗУ), дешифратор 3 (2 - 4), мультиплексор 4 (2 И - й}, сумматоры 5 и 6 по модулю два. Входы и выходы устройства подключаются к блоку контролируемой полупроводниковой памяти 7 (,БИС ОЗУ). В качестве анализатора 8 сигналов в устройстве используется сигнатурный анализатор 1" 3 1.

Конструктивно устройство выполнено так, что блок 7 соединяется с остальными элементами устройства".и анализатором 8 с помощью интерфейсной коммутационной матрицы 9, различной для различных цоколевок корпусов (показанной пунктиром).

Устройство работает следующим образом.

Генератор 1 синхросигналов запуска45 ет счетчик 2, который, работая в режиме непрерывного пересчета, с помощью выходов разрядов "О",и "1" и дешифратора 3 вырабатывает следующие друг за другом сигналы дешифрируемых статусов "О", "1", "2" и "3" длительнос- 50 тью каждый по такту (периоду ) синхросигнала и имеющие активным нулевое значение. Один из этих сигналов .- ста" тус "2" используется в качестве сигнала разрешения выборки тестируемого кор-, 5S пуса блока 7. Такое формирование сигнала разрешения выборки гарантирует, что его переключения имеют место внут6 ф ри сигналов чтение/запись, "Входа данных" и, что самое главное, - внутри переключения адресов, Выходы разрядов, 2,3...,,(и -1) - высокочастотная адресная группа - счетчика 2 подключаются соответственно к двум группам по и входов мультиплексора 4, Управляющий вход мультиплексора 4 при своем нулевом состоянии (х 02 передает на выход мультиплексора 4, т.е. на вход тестируемого блока 7, низкочастотную адресную группу разрядов (2+И+2), (2+и+3)... (2и+3) счетчика 2, а при >с = 1 - высокочастотную адресную группу разрядов 2,3,..., (2+ 1) счетчика 2. При x = 0 имеет место команда "Запись" информации, а при х = 1 " команда "Чтение", которые производятся при подаче через мультиплексор 4 на адресные входы блока 7 высокочастотной адресной группы, т.е. чтение всегда производится по всему, полю адресов, перебираемых высокочастотной адресной группой, а запись производится по адресу, заданному низкочастотной адресной группой, которая сдвигает записываемую информацию по "медленно" перебираемым адресам, и после записи в каждый адрес происходит переключение на задание адресов высокочастотной адреснои группои, когда производится считывание информации по всему полю блока 7. Стимуляци ия сигнала запись/чтение .производится разрядом 2+и, следующим за старшим разрядом 2+1-1 высокочастотной адресной группы счетчика 2. Этот сигнал логически объединяется сумматором по модулю два 5 со следующим(2+wl)-ым разрядом счетчика 2, что обеспечивает формирование последовательности команд вида "Запись", "Чтение", "Чтение", "Запись", т.е. выход разряда 2+ и счетчика 2 с изменением фазы в середине .с помощью сумматора по модулю два 5, на один вход которого подан разряд 2+И счетчика 2, а на второй вход - следующий разряд (2+и+1) счетчика 2, являющийся одновременно стимулятором входа данных тестируемого блока 7, Во время теста, например сдвига нуля на фоне единиц, происходит обязательное восстановление Фона после теста каждой ячейки.

Так что после первой половины общего теста, т.е. теста сдвига нуля в поле тестируемого блока 7 будет исходный

Фон единиц, который должен быть заменен полностью на Фон нулей для реформула изобретения

968® ализации во время второй половины общего теста, теста сдвига единиц на фоне нулей. Для этого сумматор по модулю два 6 меняет фазу стимуляции сигнала входа данных тестируемого бло-5 ка 7, поскольку на один вход сумматора по модулю два 6 подан разряд (2+и+1) стимуляции входа данных, а на второй вход - выход последнего используемого разряда (? н-5) счетчика 2.

Таким образом, в первой четверти общего времени теста происходит заполнение поля тестируемого блока 7 фо- . ном единиц, во второй четверти - тест сдвиг нуля на фоне единиц и восстанов-13 ление фона единиц после теста каждой ячейки. В третьей четверти имеет место заполнение поля тестируемого блока 7 фоном нулей, в четвертой четверти ; тест сдвиг единицы на фоне нулей 20 и восстановление фона нулей после теста каждой ячейки, что и реализует общую концепцию теста сдвига информации на инверсном фоне. Выход тестируемого блока 7 подается на информацион-3З ный вход используемого в качестве ана- . лизатора сигналов сигнатурного анализатора 8,. вход старт/стоп которого управляется от последнего используемого разряда счетчика 2, а синхровход *30 получает сигналы синхронизации от resepaxopa 1 синхросигналов. Испольэо- вание сигнатурного анализатора 8 обес" печивает возможность контроля выходных реакций тестируемого блока 7 не толь- 33 ко во время считывания, но,что особенно существенно, контроля выходных реакций при всех возможных состояниях таблиц истинности тестируемого блока 7, а именно: при запрете чтения, при за- 4з прете записи, при разрешении записи.

Это обусловлено,тем, что прием выходных реакций в сигнатурный анализатор 8 производится по каждому без исключения синхросигналу генератора I. По( этому за время каждого адреса будет принята с опредленной избыточностью выходная реакция при запрете записи, 6 6 при разрешении записи, при запрете чтения и при разрешении чтения. Имеющая место избыточность особого значения не имеет в связи с применением с :гнатурного анализа, обеспечивающего сжатие двоичной информации произвольной длины в короткую сигнатуру с .веЧьма высокой достоверностью.:

Время тестирования предложенным устройством достаточно мало по сравнению со временем, реализуемым извест.ным устройством..

Устройство для контроля полупроводниковой памяти, содержащее генератор синхросигналов, выход которого подключен к первому входу анализатора сигналов, второй вход которого является входом устройства, мультиплексор, выход которого является одним из выходов устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия и упрощения устройства, в него введены дешифратор, сумматоры по модулю два и счетчик, вход которого подключен к выходу генератора синх-, росигналов, а выходы соединены соот-. ветственно со входами дешийратора, одними из входов мультиплексора, входами сумматоров по модулю два и третьим входом анализатора сигналов, выход одного из .сумматоров по модулю два соединен с другим входом мультиплексора, один из выходов дешифратора и выходы сумматоров по модулю два являются другими выходами устройства.

Источники информации принятые во внимание при экспертизе

1. "Электронная промышленность", 1977 h . 2, с 20-24

2. Авторское свидетельство СССР

N 771730, кл..G 11 С 29/00, 1978 (прототип).

3 "Электроника", 1977, М 5, с. 71 ° г

968856, КооректорН. Король

Подписное

Составитель В. Рудаков

Редактор С. Дыжова Техред A,Áàáèíe×

Заказ 81о3/79 Тираж 622

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11 03 Иосква Ж-Я Раушская наб. g. 4/5

Филиал ППП "Патент", г. Ужгород, ул.,Проектная,