Резервированное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) заявлено 29. 04. 81(2! ) 3282367/18-24 (51) М. Кл з с присоединением заявки М

11 . С 29/00

Госулирственный комитет

СССР но лелям изобретений и открытий (23) Приоритет (53) УДК 681. 327 (088. 8) Опубликовано 071182 Бюллетень !Чо 41

Дата опубликования описания 07.11.82 (72) Авторы изобретения

С.A.Ïåñêoâà и И.Н.Андреева

Московский ордена Ленина и ордена Октябрьской

Революции энергетический институт (71) Заявитель (54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам.

Известно резервированное запоминающее устройство, состоящее из основных и одного резервного накопителей (1 ).

Недостатком этого устройства является низкая надежность.

Наиболее близким техническим решением к изобретению является резервированное запоминающее устройство, содержащее канал ввода-вывода, основные накопители, избыточный накопитель, сумматор по модулю два и формирователь четности, причем выходы основных накопителей через формирователь четности соединены с избыточным накопителем f2 ).

Недостатком этого устройства является невозможность восстановления информации при отказе нескольких накопителей, что снижает его надежность.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее основные накопители, входы которых являются входами устройства и подключены к одним нз входов формирователя сигнал о в че тн о с ти, выходы которо го соединены с входами первого резервного накопителя, и сумматор по модулю два, введены второй и третий резервные накопители, коммутаторы, блоки свертки по модулю три, элемент И, элемент ИЛИ и буферный регистр, вхо10 ды которого подключены к входам основных накопителей, выходы которых соединены с первыми входами первого и .второго коммутаторов и входами третьего коммутатора и первого блока свертки по модулю три, выходы которого подключены к входам второго и третьего резервных накопителей, выходы которых соединены с одними из входов схема сравнения, ВыхОд кОтОрОГО пОдключен к перВОму входу элемента И, а другой вход соединен с выходом второго блока свертки по модулю три, входы которого подключены соответственно к выходу третьего коммутатора и к выходу буферного регистра и второму входу элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, Вход которого соединен с выходом первого коииу—

972601 татора, второй вход которого подключен к выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соединен с другим входом формирователя сигналов четности, выходы элемента ИЛИ и схемы сравнения являются соответственно информационным и контрольным выходами устройства.

На чертеже представлена функциональная схема предложенного устройст- 0 ва.

Устройство содержит основные накопители 11-1„ с входами 2, перный

3„, второй 32 и третий 33 резервные накопители, первый коммутатор 4, сумматор 5 по модулю два, второй коммутатор б, формирователь 7 сигналов четности, первый блок S свертки по модулю три, буферный регистр 9, третий коммутатор 10, второй блок 11 свертки по модулю три, схему 12 сравнения, элемент И 13 и элемент

ИЛИ 14.

Устройство работает следующим 25 образом.

Рассмотрим работу устройства, имеющего, например, п основных накопителей. Использование контроля по модулю три снязано с формированием 30 двух контрольных разрядов, имеющих веса два и один соответственно. В контрольных разрядах двоичным кодом записан вычет по модулю три контролируемого числа, образованного из З5 одноименных разрядов, т. е ° разрядов, расположенных в одном и том же месте в каждом накопителе, основных накопителей 11 — 1п. Для получения вычета такое двоичное число нужно 40 разбить на пары разрядов, начиная с младшего, и сложить по модулю три, т.е. в троичной системе, не учитывая переносов, числа, записанные в каждой паре раэрядон. Оформиронанная, таким образом, контрольная информация, записанная в одноименных разрядах иэ резервных накопителей 31 -31 позволяет при отказе двух из основйых накопителей 11-1„ восстановить их информацию, эа исключением тех случаев, когда отказало два из накопителей 11-1„ с четным и нечетным номерами, имеет место потеря с динаковой информации на обоих из отказавших накопителей 11-1„. Для 55 обеспечения возможности восстановления информации в этом случае вводится еще один контрольный разряд, записываежтй на третий резервный накопитель 33 и представляющий со- .60 бой сумму по модулю два одноименных разрядов основных накопителей

11- 1„, имеющих нечетные номера.

Третий контрольный разряд может быть сформирован как сумма по модулю два одноименных разрядов основных накопителей, имеюцих четные номера, Таким образом, сочетание контроля по двум модулям (два и три) поз воляет защитить систему от отказа двух из накопителей 1 — 1 при исполь1 П з ован ни минимально- возможного количества резервных накопителей 31 — 3 незанисящего от числа основных накопителей 1„— 1„.

Операция вычисления данных накопителей 31-3> реализуется блоком 8, который прйнимает информацию из основных накопителей 1„-1п, формирует вычет по модулю три и передает его на запись на накопители 3„ — 3 . Ин формация накопителя Зз вычисляется формирователем 7, при этом считанная с накопителей 11 — 1п с четными (нечетными) номерами. информация через коммутатор б подается на формирователь 7, осчществляюций переразрядное сложение по модулю дна принятой информации.

При обновлении информации на накопителях 11 — 1 обновляется информация и на накопителях 3„-3>, причем для накопителей 31 — 32 она вычисляется заново по вышеописанному алгоритму формирования вычета по модулю три, а для накопителя 33 — обновление информации идет в соответствии с описанием известного устройства.

В описанном устройстве восстановление информации при отказе основных накопителей 1-1 производится следую1 П щим образом.

В случае работоспособности основных накопителей 1 1-1 „ считывание информации с любого из них производится обычным образом, без использования данных резервных накопителей

3 — 3 . В случае отказа одного из на1 3 копителей 11 — 1 „, информация которого использована при формировании разряда четности, при обращении на считывание с него необходимо считать одноименные раз ряды со всех других исправных накопителей 11-1 с нечетными (четными) номерами и одйоименного разряда четности с третьего резервного накопителя 33 и сложить их по модулю два °

Например, при отказе накопителя

1З в устройстве, состоящем из деняти основных накопителей 11-19 процедура восстановления информации строится следующим образом: считынаются одноименные разряды исправных основных накопителей 1„, 1, 1 и

19 и одноименного разряда с резервного накопителя 33, затем через коммутатор 4 считанная информация передается на сумматор 5, осуцествляющий поразрядное сложение по модулю два принятой информации. Полученная сумма представляет собой носстанон972601 ленную информацию накопителя 1 через элемент ИЛИ 14 передается на выходы устройства.

В случае отказа одного из накопителей 1 — 1„, информация которого не использовалась при образовании 5 разряда четности, необходимо при обращении на чтение с него вычислить вычет по модулю три числа, образованного из одноименных разрядов исправных накопителей 1 — 1 и пред- . 10 полагаемой информации отказавшего из накопителей 1 — 1„, сравнить полученный вычет с исходным и в случае их несовпадения за искомую принять информацию, обратную предполагаемой.

При отказе двух из накопителей 1„- 1„ с четными и нечетными номерами и при обращении на воспроизведение с одного из них восстановление его информации производят последовательно 2п по двум описанным выше алгоритмам.

При отказе двух из накопителей 1 — 1 имеющих четные номера (или, что тоже самое, нечетные), и при обращении на воспроизведение с одного из них 75 необходимо вычислить вычет по модулю три числа, образованного из одноименных разрядов исправных из накопителей 1„ — 1 и предполагаемых разрядов отказавших из накопителей 1 — 1 и 3 сравнить его с исходным вычетом и, в случае несовпадения с ним, повторить процесс вычисления вычета после коррекции предполагаемой информации отказавших накопителей 11-1„ до момента получения исходного вычета.

Например, в системе, в которой отказал второй и восьмой из девяти основных накопителей 1 -1„, информация которых не используется при образовании разряда четности, сначала необходи-40 мо считать информацию с исправных накопителей 1„, .1>- 1 и 19 ипредполагаемых двух разрядов информации из регистра 9, переданные в него по сигналу отказа со входов 2. Затем 45 считанная информация с исправных накопителей 1 — 1„ через коммутатор 10, также как и информация из регистра 9 подается на блок 11, который формирует вычет по модулю три. Последний 50 сравнивается схемой 12 сравнения с исходным вычетом, считанным с накопителей 3 и 3 . В случае совпадения предполагаемая информация, хранящаяся в регистре 9, принимает- 55 ся за искомую и элемент И 13 разрешает ее передачу по сигналу совпадения через элемент ИЛИ 14 на выходы устройства. Сигнал несовпадения поступает на входы 2, после чего 60 происходит коррекция содержимого регистра 9, и процедура вычисления вычета по модулю три повторяется.

За искомую принимается та предполагаемая информация, которая приводит

Ф к получению вычета, равн ого исходному.

Технико-экономическое преимущество предложенного устройства заключается в том, что в нем обеспечивается защита от отказа нескольких основных накопителей и тем саум практически непрерывное его функционирование, что повышает его надежность по сравнению с известным устройством.

Формула изобретения

Резервированное запоминающее устройство, содержащее основные накопители, входы которых являются входами устройства и подключены к одним из входов формирователя сигналов четности, выходы которого соединены с входами первого резервного накопителя, и сумматор по модулю два, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй и третий резервные накопители, комму таторы, блоки свертки по модулю три, элемент И, элемент ИЛИ и буферный регистр, входы которого подключены к входам основных накопителей, выходы которых соединены с первыми входами первого и второго коммутаторов и входами третьего коммутатора и первого блока свертки по модулю три, выходы которого подключены к входам второго и третьего резервных накопителей, выходы которых соединены с одними из входов схемы сравнения, выход которой подключен к первому входу элемента И, а другой вход соединен с выходом второго блока свертки по модулю три, входы которого подключены соответственно к выходу третьего коммутатора и к выходу буферного регистра и второму входу элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, вход которого соединен с выходом первого коммутатора, второй вход которого подключен к выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соединен с другим входом формирователя сигналов четности, выходы элемента ИЛИ и схемы сравнения являются соответственно информационным и контрольным выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Журавлев Ю.П., 1(отелюк Л.A., Циклинский Н.И. Надежность и контроль ЭВМ. М., Советское радио, 1978, с. 416.

2. Патент США Р 366936, кл. 340/146.1, опублик. 1976 (прототип).

972Г>01

Составитель T.Çàéöåâà

Техред Ж.Кастелевич

Редактор Н.Бобкова

Корректор А.Гриценко

Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Заказ 8527/46 Тираж 622.ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5