Запоминающее устройство с самоконтролем

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскив

Социалистических

Республик

<н970476 (61) Дополнительное к авт. свид-ву(22) Заявлено10.04.81 (2!) 3271179/18-24 спрмсоединеиием заявки Йо- . (23) Прморитет—

Опубликовано 30,10.82. Бюллетень М 40

Дата опубликования описания30.1082

1311М. Ка.з

G 11 С 29/00

Государственный комнтет

СССР но делам нзобретеннй н открытнй (531 УДК 6 81 . 327 (088.8) (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам и может быть применено в вычислительных машинах па» раллельного действия, к которым предъявляется требование сохранения работоспособности при наличии одной неисправности.

Известно запоминающее устройство с самоконтролем, содержащее матрицу функциональных ячеек, избыточные функциональные ячейки, средства выбора ячеек, .память для хранения адресов неисправных ячеек, логику управления замещением С13.

Недостатком этого устройства является то, что в нем не предусмотрено использование избыточных функциональных ячеек для контроля основных функциональных ячеек.

Наиболее близким техническим решением к изобретению является запоминающее устройство с самоконтролем, содержащее регистр адреса, нулевые выходы которого подключены к одним из входов элементов И первой и второй групп, другие входы которых соедин ны соответственно с выходами устройства и выходами одноразрядных блоков памяти, а выходы подключены соотве ственно к входам одноразрядных бло ков памяти и выходам устройства, ре-: зервный одноразрядный блок памяти, управляющую и контрольную шины,третью, четвертую н пятую группы элементов И, при ем первые входы элементов И третьей и четвертой групп . подключены к единичным выходам регистра адреса, вторые входы - соот-, ветственно к входам устройства и выходу резервного одноразрядного блока памяти, а выходы - соответственно к входу резервного одноразрядного блока памяти и выходам устройства, первые входы элементов И пятой группы соединены с входами устройства, вторые входы — с управляющей шиной„

:а выходы - с входами регистра, адреса, нулевые входы регистра адреса подключены к входам первого элемента И, 2О .йыход которого соединен с первыми входами второго и третьего элементов И, вторые входы которых подключены соответСтвенно к входной контрольной шине и выходу резервного одноразряд25 ного блока памяти, а выходы - к выходу резервного одноразрядного блока памяти и выходной контрольной шине 2»

Недостатками этого устройства явЛяются отсутствие блокировки оборуЗО дования контроля по четности при его

970476 отказе, пониженная помехозащищенность, обусловленная наличием избыточных цепей нулевых выходов триггеров регистра адреса и использование для управления замещением сложного оборудования, в частности элементов И первой 5 группы, что снижает надежность устройства.

Цель изобретения - упрощение и пОвышение надежности запоминающего устройства. 10

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее одноразрядные накопители, резервнйй одноразрядный накопитель, регистр адреса, элементы И, элементы ИЛИ и элементы И-ИЛИ, первые и вторые входы которых явля ются информационными входами устрой ства, третьи и четвертые входы соединены с выходами регистра адреса и 2О входами первого элемента И, выходы элементов И-ИЛИ подключены к входам первого элемента ИЛИ, выходы первого элемента И соединены с входами второго элемента ИЛИ, выход которого подключен -tc первым входам второго и третьего элементов И, второй вход третьего элемента И соединен с выходом резервного одноразрядного на- . копителя, второй вход второго элемен" та И и вЫход третьего элемента И ЗО являются соответствен©о контрольным входом и выходом устройства, введены мультиплексоры, третий элемент

ИЛИ, четвертый элемент И и элемент

НЕ, вход которого соединен с выходом 35 второго элемента ИЛИ, а выход — с первым входом четвертого элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, а выходк первому входу третьего элемента 4О

ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход с входом резервного одноразрядного накопителя, первые, вторые и третьи входы мультиплексоров подключены к выходам нечетных основных одноразрядных накопителей, а. четвертые, пятые и шестые входы мультиплексоров соединены с выходами четных основных одноразрядных накопителей, седьмые и восьмые входы мультиплексоров подключены к выходу резервного накопителя, первые и вторые управляк>щие входы мультиплексоров — к выходам регистра адреса, информационные входы которого соединены с информационными входами устройства и входами основных одноРазрядных накопителей, управляющий вход регистра адреса и выходы мультиплексоров являются соответственно управляющим входом и информационными 60 выходами устройства, На чертеже приведена функциональная схема запоминающего устройства.

Устройство содержит основные одноразрядные накопители 1, резервный 65 одноразрядный накопитель 2. регистр

3 адреса. мультиплексоры 4, элементы И-ИЛИ 5, первый 6, второй 7. третий 8 и четвертый 9 элементы И, первый 10. второй 11 и третий 12 элементы ИЛИ и элемент НЕ 13. На чертеже обозначены информационные входы

14 и выходы 15, управляющие входы 16 и контрольные вход 17 и выход 18 уст; ройства.

8 качестве мультиплексоров могут быть использованы, например, интегральные микросхемы, состоящие из, двух логических переключателей 19 и 20 из четырех в один.

Устройство работает следующим об" разом.

На входы двух логических элементов 19 и 20 поступает двухразрядный управляющий код (с попарных выходов регистра 3 адреса) . На первом и вто ром выходах мультиплексора 4 появляется соответственно сигнал с перво го и четвертого его входов, если по управляющим входам поступает разрешающий код 00, со второго и восьмого, если разрешающий йод - 01, с пятого и седьмого, если разрешающий код—

10, с третьего и шестого, если разрешающий код — 11 °

B исходном состоянии регистр 3 адреса установлен в нулевое состояние подачей кода 00 .. ° 0 по входам 14 устройства и сигнала разрешения по управляющей шине 16. На выходах регистра 3 устанавливаются нулевые потенциалы, и элементы И-ИЛИ 5, элемент

И 6 закрыты. Нулевые потенциалы вы- ходов регистра 3 подключают выходы одноразрядных накопителей 1 через первые и четвертые входы мультиплексоров 4 к выходам 15 устройства.

Поступление информации на вход резервного накопителя 2 блокируется нулевыми потенциалами на выходе элемента ИЛИ 10, а выход информации с резервного накопителя 2 на выходы 15 устройства блокируется на мультиплексорах 4 подачей кода 00 по управляющим входам. Сигнал с выхода элемента ИЛИ 11 через элемент И 7 и элемент

H3IH 12 запрещает прохождение информации со входа,17 на вход накопителя 2 и на выход 18 с выхода накопителя 2.

В данном состОянии устройство работает в режиме запоминания и выдачи информации одноразрядными накопителями 1, и контроль на четность не проводится.

Для задания режима контроля четности на входы,.14 устройства подается код 11 ... 1. При наличии разрешающего сигнала на входе 16 этот код записывается в регистр 3 адреса.

Элементы И 6 и ИЛИ 11 срабатывают,. сигнал с выхода элемента ИЛИ 11 разрешает запись кода контроля четности, поступающего на вход 17., в резервный

970476

Формула изобретения

Запоминающее устройство с самоконтролем, содержащее одноразрядные накопители, резервный одноразрядный накопитель, регистр адреса, элементы И, элементы ИЛИ и элементы И-ИЛИ, первые и вторые входы которых являются информационными входами устройства, третьи и четвертые входы соединены с выходами регистра адреса и входами первого элемента И, выходы элементов И-ИЛИ подключены к входам первого элемента ИЛИ, выходы первого элемента И соединены с входами второго элемента ИЛИ, выход которого подключен к первым входам второго и третьего элементов И, второй вход третьего элемента И соединен с выходом резервного одноразрядного накопителя, второй вход второго элемента И и выход третьего .элемента И являются соответ. ственно контрольными входом и выходом устройства, о т л и ч а ю щ е ес я тем, что, с цепью упрощения и повышения надежности устройства, в него введены мультиплексоры, третий элемент ИЛИ, четвертый элемент И и элемент НЕ, âõoä которого соединен с выходом второго элемента HJIH, а выход — с первым входом четвертого элемента И, вторсй вход которого подключен к выходу первого элемента

ИЛИ, а выход — к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход — с входом резервного одноразрядного накопителя, первые, вторые и третьи входы мультинакопитель 2 через элементы И 7, ИЛИ 12. Информация; записанная в накопитель 2, воспроизводится на выходе

18, так как на элемент И 8 также поступает разрешающий сигнал с выхода элемента ИЛИ 11. Сигнал с выхода элемента ИЛИ 11 через элемент НЕ 13 запрещает запись информации с выхода элемента HJlH 10 в накопитель 2. Код

11 ... 1 с выходов регистра 3 подает ся также на управляющие входы мульти- 10 плексоров 4 и подключает через тоетьи и шестые входы мультиплексоров 4 выходы одноразрядных накопителей 1 на входы 15 устройства.

После занесения кода 11 ... 1 в регистр 3 сигнал раврешения со входа

16 снимается, и чстоойство работает в режиме запоминания и выдачи информации с контролем на четность °

В случае наличия неисправности одного иэ накопителей 1 осуществляется замещение его резервным накопителем 2. Для этого на входы 14 устройства подается код с единицей в разряде, соответствующем неисправному из накопителей 1, и нулями в остальных разрядах.

При наличии сигнала разрешения на входе 16 этот код записывается в регистр 3. На выходах регистра 3 óñтанавливаются нулевые потенциалы, соответствующие нулевым кодам входной информации, и положительный потенциал, соответствующий коду единицы входной информации. При этом запрещается срабатывание элементов И 6, З5

7 и 8 и элемента ИЛИ 11. Сигнал с выхода элемента НЕ 13 разрешает запись информации в резервный накопитель 2 через элементы И-ИЛИ 5, ИЛИ 10,,9 И, ИЛИ 12 с того входа 14 устройст- 40 ва, разряд которого замещается.

Если неисправен нечетный блок (ус" тановлен в единицу нечетный разряд регистра 3), то на управляющие входы соответствующего мультиплексора 4 по- 45 дается код 10. При этом производится подключение выхода резервного накопьг. теля 2 через первый выход мультиплексора 4 на один из выходов 15 устройства, а на другой выход 15 устройства поступает информация с выхода четного накопителя 1.

Если неисправен четный накопитель

1 (установлен в единицу четный разряд регистра 3), то на управляющие входы мультиплексора 4 подается код 01. При

55 этом на первый выход соответствующего мультиплексора 4 поступает информация с выхода нечетного накопителя

1, а на второй выход — информация с выхода резервного накопителя 2. 60

При этом контроль на четность не производится.

Предлагаемое устройство обеспечивает блокировку оборудования контрс ля по четности при работе в режиме запоминания н выдачи информации, что расширя т функциональные возможности устройства. Этот режим вводится без дополнительных затрат оборудования за счет задействования не используемого в остальных режимах состояния мультиплексора 4 и необходим при неисправности контрольного оборудования и (или) оборудования управления замещением, например, при неисправности одного или нескольких элемен" тов И-ИЛИ 5, элементов И 6-9, элементов ИЛИ 10-12, элемента HE 13 и (или) накопителя 2, повышение помехоэащищенности за счет уменьшения в два раза количества выходных цепей регистра 3, и сокращение оборудования за счет того, что регистр 3 адреса мссжет быть выполнен на интегральных мик. росхемах, за счет чего повышается на-! дежность устройства.

Технико-экономическое преимущест во предлагаемого устройства заключается, таким образом, в упрощении устройства за счет сокращения оборудования и в его более высокой надежности по сравнению с известным.

970476

ВНИИПИ Заказ 8398/65 Тираж 622 Подписное

Филиал ППП Патент ", г.ужгород, ул.Нроектна,4 плексоров подключены к выходам нечетных основных одноразрядных накопителей, а четвертые, пятые и шестые ту<оды мультиплексоров соединены с выходами четных основных одноразряд» ных накопителей, седьмые и восьмые входы мультийлексоров подклеены к выходу резервного накопителя, а первые и вторые управляющие входы мультиплексоров — к выходам регистра адреса, информационные входи которого соединены с информационными входами устройства.и входами основных одноразрядных накопителей, управляющий вход регистра адреса и выходы мульть(плексоров являются соответственно управляющим входом и информационными

5 выходами устройства. Источники информации, принятые во внимание при экспертизе

1. Патент CltlA Р 4047163, кл. 340/173, опублик. 1975.

10 2. Авторское свидетельство СССР

М 607276, кл. G .11 С 11/00, 1975 (прототип).