Запоминающее устройство с самоконтролем

 

ОПИСАНИЕ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 10.04. 81 (21) 3271180/18-24 (51) M. Кд. сприсоединением заявки ¹(23) Приоритет 23 .01. 81

G 11 С 29/00

Государственный комитет

СССР ио делам изобретений и открытий с

Опубликовано 30.10.82. Бюллетень ¹ 40 ($3) УДК681.327 (088.8) Дата опубликования описания30.1082 " Зн

I ь

4 с 1 t (72) Авторы изобретения

И.В.Огнев, Ю.А.Розанов, Ю.В.Балахоно и О,В.ИсаФВ -", : ."О» н. l

Московский ордена Ленина и ордена Октябрьской

Революции энергетический институт (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам.

Известно запоминающее устройство с самоконтролем, в котором контроль правильности работы дешифраторов и адресных цепей осуществляется методом шифрации выбранных адресных шин в код адреса (11.

Недостатками укаэанного устройства являются большая избыточность и малое быстродействие, являищиеся следствием сложности шифратора.

Наиболее близким к изобретению является запоминающее устройство с самоконтролем, содержащее основной накопитель (2 .

Недостатком этого устройства является низкая надежность из-за того, что в устройстве оперативно не контролируются входные адресные цепи, тракт дешифрации и исправность адресных шин основного накопителя, а кроме того, сложна диагностика программируемого постоянного накопителя.

Цель изобретения — повышение надежности, а также точности контроля запоминающего устройства.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее основной накопитель, входы которого соединены с выходами адресного дешифратора, и первый программируемый постоянный накопитель, введены второй программируемый постоянный накопитель, сумматор по модулю два, источники опорноzo напряжения,, пороговые усилители, ключи, элемент И, элемент ИЛИ, элементы ИЛИ-НЕ, управляющий дешифратор, нагрузочные элементы и переключатели, причем входы программируемых постоянных накопителей соединены соответственно с выходами основного накопителя, а первые выходы подключены к шине нулевого потенциала, вторые выходы программируемых постоянных на-, копителей соединены соответственно со входо первого переключателя и выходом первого ключа и со входом второго переключателя и выходом второго ключа, первые входы ключей сое динены с выходами управляющего де шифратора, выход первого переключателя подкличен к первым входам пер25 вого и второго пороговых усилителей и первому выводу первого нагрузочного элемента, второй вывод которого соединен с первым выходом первого источника опорного напряжения, вы30 ход второго переключателя подключен

970477 к первым входам третьего и четверто-го пороговых усилителей и первому выводу второго нагрузочного элемента, второй вывод которого соединен с первым выходом второго источника опорноro напряжения, вторые выходы источников опорного напряжения и вторые входы пороговых усилителей подключены к шине нулевого потенциала, выход первого порогового усилителя соединен с первыми входами первого и второго элементов ИЛИ-НЕ и элемента

И, выходы второго и четвертого пороговых усилителей подключены соответственно ко второму входу второго элемента ИЛИ-НЕ и к первому входу третьего элемента ИЛИ-НЕ, выход третьего порогового усилителя соединен со вторыми входами первого и третьего элементов ИЛИ-НЕ и элемента И и пер вым входом сумматора по модулю два, выход которого и выходы элементов

ИЛИ-.,НЕ подключены ко входам элемента

ИЛИ, выход которого и выход элемента Й являются контрольными выходами устройства, одними из входов которого являются соответственно второй вход сумматора по модулю два и входы управляющего дешифратора, вторые входы ключей объединены и являются другим входом устройства.

На чертеже приведена функциональная схема предлагаемого устройства.

Запоминающее устройство содержит основной накопитель 1, адресный дешифратор 2, первый 3 и второй 4 программируемые постоянные накопители, выполненные из электрически программируемых элементов памяти, например, из полевых транзисторов с плавкой перемычкой, первый 5 и второй 6 переключатели, первый 7 и второй 8 ключи, управляющий дешифратор 9. На чертеже обозначен вход 10 устройства, предназначенный для подачи контрольного кода адреса. устройство содержит также элемент

ИЛИ 11, сумматор 12 по модулю два, первый 13, второй 14 и третий 15 элементы ИЛИ-HE элемент И 16, первый источник 17 опорного напряжения, первый нагрузочный элемент 18, первый

19 и второй 20 пороговые усилители, второй источник 21 опорного напряжения, второй нагрузочный элемент 22, третий 23 и четвертый 24 пороговые усилители. 55

На чертеже обозначены также входы

25-27, выходы 28 и 29 и входы 30 устройства.

Предлагаемое устройство работает следующим образом.

Работа устройства рассматривается при следующих условиях.

Число входов накопителя 1 равно числу выходов (числу адресных шин (АШ) строк накопителя 1). 65

При подаче на входы 30 определенной комбинации кода адреса (KA) на соответствующем выходе дешифратора 2 формируется положительный потенциал, а остальные его выходы имеют нулевой потенциал.

Положительный потенциал с выхода дешифратора 2 подается на соответст)вующий вход накопителя 1, с которого по адресной шине передается на соответствующий выход накопителя 1.

На одном из входов накопителя

3, подключенных к накопителю 1, появляется положительный потенциал,если на входы дешифратора 2 подается комбинация KA содержащая нечетное число единиц.

На одном из входов накопителя 4, подключенных к накопителю 1, появляется положительный потенциал, если на входы дешифратора 2 подается комбинация КА, содержащая нечетное число единиц.

Pассматриваются режимы работы устройства в трех случаях.

Первый случай.

Пуи отсутствии обращения и дефектов в устройстве потенциал на всех выходах накопителя 1 равен нулю. Через соответствующие нагрузочный элемент 18 или 22, накопитель 3 или 4, переключатель 5 или 6, включенный для соответствующего источника 17 или 21 опорного напряжения в прямом направлении, протекает пренебрежительно малый ток, в результате чего на входы каждого из пороговых усили. телей 19 и 20 или 23 и 24 подается практически полное напряжение соответствующего источника 17 или 21, превышающее порог усилителей 19, 20, 23 и 24; и на выходах всех усилителей 19, 20, 23 и 24 имеется единичный положительный уровень потенциала.

Второй случай.

На одном из выходов накопителя 1 (при обращении к устройству) имеется положительный потенциал (правильная работа устройства),Гслиположительный потенциал имеется на одном из входов накопителя 3, то через нагрузочный элемент 18, переключатель 5 и накопитель 3 от источника 17 протекает ток много больший, чем в первом случае. В результате на входах усилителей 19 и 20 устанавливается на.пряжение, меньшее порога усилителя

19, но больше порога усилителя 20, и тогда на выходе усилителя 19 - нулевой уровень, а на выходе усилителя 20 — единичный уровень положительного потенциала. Если же положитель— ный потенциал имеется на одном из входов накопителя, 4 то через нагрузочный элемент 22, переключатель 6 и накопитель 4 от источника 21 протекает ток много больший, чем в первом случае. В результате на входах уси970477 лителей 23 и 24 устанавливается напряжение, меньшее порога усилителя 23, но большее порога усилителя 24, и тогда на выходе усилителя 23 - нулевой уровень, а на выходе усилителя

24 - единичный уровень положительного потенциала.

Третий случай.

При обращении, вследствие сбоя или постоянной неисправности более чем на одном из входов накопителя 3 (или накопителя 4), подключенных к выходам накопителя 1, имеется положительный потенциал. Если положительный потенциал имеется более чем на одном из входов накопителя 3, то через нагру- 15 зочный элемент 18, переключатель 5 и накопитель 3 от источника 17 протекает ток больший, чем во втором случае. В результате на входах усилителей 19 и 20 устанавливается напряже- 20 ние, меньшее порога усилителей 19 и

20, и йа их выходах — нулевой уровень потенциала. Если положительный потенциал имеется более чем на одном из входов накопителя 4, то через нагрузочный элемент 22, переключатель 6 и накопитель 4 от источника 21 протекает ток больший, чем во втором случае. В результате на входах усилителей 23 и 24 устанавливается напряжение, меньшее порога усилителей 23 и

24, и на их выходах будет нулевой уровень потенциала.

Правильность обращения к АШ строки накопителя 1, исправность выходных адресных целей и правильность приема KA осуществляется проверкой на совпадение контрольного КА, подаваемого по входу 10 на второй вход сумматора 12, и признака четности фактически. выбранной Ata строки нако- 4О пителя 1, подаваемого с выхода усилителя 23 на первый вход сумматора 12.

Сигнал на входе 10 имеет нулевой уровень потенциала, если число еди- 45 ниц в комбинации KA подаваемой на входы 30, четное. и единичный в про- тивном случае. Сигнал с неправильной адресацией выдается на выход 28 устройства с выхода элемента ИЛИ 11.

Не имеется сшибки в адресации АШ строк накопителя 1, если во время обращения на выходе 28 устройства нулевой потенциал, либо имеются четные ошибки в комбинации КА, поданной на входы 30, или вместо нужной АШ строки накопителя 1 выбирается другая АШ строки, имеющая одинаковый признак четности. Все остальные возможные отказы и сбои, составляющие большую часть от общего числа возможных отказсв и сбоев, выделяются по соответствующим сигналам на выходах усилителей 19, 20, 23 и 24 соответствующими элементами ИЛИ-НЕ 13, 14 и 15, сигналы с выходов которых 65 объединяются элементом ИЛИ 11. Элемент ИЛИ НЕ 15 формирует сигнал об неправильной адресации, заключающей..я в выборке более одной четной АШ троки накопителя 1. Элемент ИЛИ-НЕ

14 формирует сигнал о неправильной адресации, заключающейся в выборке более одной нечетной АШ строки накопителя 1. Элемент ИЛИ-HE 13 формирует сигнал о неправильной адресации, заключающейся в выборке нескольких

Ml строк накопителя 1 с разными признаками четности. Элемент И 16 формирует сигнал с единичным уровнем потенциала, если производится обращение к неисправной Ml строки накопителя 1, и выдает его на выход 29 устройства.

Рассмотрим программирование накопителей 3 и 4 на примере программирования накопителя 3. Программирование накопителя 4 осуществляется аналогично.

Допустим, что в результате диагностирования устройства обнаружено, что при некоторой комбинации KA на входах 30 во время обращения-. более чем на однОм из входов накопителя

3, подключенных к накопителю 1, появляются положительные потенциалы, т.е. имеет место межзамыкание АШ строк накопителя 1, либо неисправность дешифратора 2. В этом случае необходимо запрограммировать накопитель 3 таким образом, чтобы при обращении по данной комбинации KA формировался сигнал об обращении к неисправной АШ строки накопителя 1.

Программирование накопителя 3 осуществляется в следующей последовательности.

Со входов 26 и 27 устройства на соответствующие входы дешифратора 9 подается код, по которому на выходе дешифратора 9, подключенном ко входу ключа 7, формируется разрешающий потенциал, и при этом потенциал программирования со входа 25 через ключ

27 подается на вход накопителя 3.

Потенциал программирования. обычно имеет большую величину, чем напряжение источника 17, однако переключатель 5 включается для потенциала программирования в обратном направлении, и поэтому потенциал программиравания не поступает на входы усилителей 19 и 20, предупреждая тем самым их повреждение. После этого производится обращение по той комбинации

КА, при которой более чем на одном из входов накопителя 3 появляются положительные потенциалы, по которым и производится программирование соответствующих электрически программируемых элементов памяти в накопителе 3. По окончании обращения со входов дешифратора 9 снимается соответствующий код, ключ 7 закрывается и

970477 со входа накопителя 3 снимается потенциал программирования.

При последующей работе, н случае обращения по данной комбинации KA на входах 30, элементом И 16 форми руется сигнал об обращении к неисп равной АШ строки накопителя 1, который может быть использован для уп ранления устройством, осуществляющим подключение вместо неисправной ЛШ строки накопителя 1 исправной на ре- iQ зерне.

Таким образом, устройстно позволяет производить оперативный контроль исправности АШ строк накопителя 1, дешифратора 2,.входных адресных цепей 5 и правильность приема КА на входах

30, а также оперативно формировать, сигнал об обращении к неисправным строкам накопителя 1„ повышая тем самьм нацежность н точность контроля устройства.

Технико-экономическое преимущество предлаГаемого запоминающего устройства заключается н его более высокой надежности по сравнению с прототипом. формула изобретения

Запомннакпцее устройство с самоконт" ролем, содержащее основной накопитель, входы которого соединены с выходами адресного дешифратора, и r.:epâûé програ.ъируемый постоянный накопитель, о т л и ч а ю щ е е с я тем, что, с цель а повышения надежности устройства, н !era введены второй программиОуе4ый постоянный накопитель, сумма тор по модулю два, источники опорного напряжения, пороговые усилители, ключи, элемент И, элемент ИЛИ, элемен- 40

-ы ИЛИ-НЕ, управляющий дешифратор„ нагрузочные элементы и переключатели, при -= и входы программ"даруемых постоянных накопителей соединены соотнетстнэн:- .о с выходами основного накопителя„ а первые выходы подключены к шине нулевого потенциала, вторые выходы программируемых постоянных накопителей соедчнены соответственно с входом . эрного переключателя и выходом перного ключа и с входом второго переключателя и выходом второго ключа, первые входы ключей соединены с выходами управляющего дешифратора, выход первого переключателя подключен к первым входам первого и второго пороговых усилителей и первому выводу первого нагрузочного элемента, второй вывод которого соединен с первым выходом первого источника опорного напряжения, выход второго переключателя подключен к первым входам третьего и четвертого пороговых усилителей и первому выводу второго нагрузочного элемента, второй вывод которого соединен с первым выходом второго источника опорного напряжения, вторые выходы источников опорного напряжения и вторые входы пороговых усилителей подключены к шине нулевого потенциала, выход первого порогового усилителя соединен с пер выми входами первого и второго элементов ИЛИ-НЕ и элемента И, выходы второго и четвертого пороговых усилителей подключены соответственно к второму входу второго элемента ИЛИ-НЕ и к первому входу третьего элемента

ИЛИ-НЕ, выход третьего порогового усилителя соединен с вторыми входами первого и третьего элементов ИЛИНЕ и элемента И и первым входом сумматора по модулю дна, выход которого и выходы элементов ИЛИ-HE подключены к входам элемента ИЛИ, выход которого и выход элемента И являются контрольными выходами устройства, одними из входов которого являются соответ-. ственно второй вход сумматора по модулю два и входы управляющего дешифратора, вторые входы ключей объединены и являются другим входом устройства.

Источники информации, принятые но внимание при экспертизе

1. Самофалов К.Г., Корнейчук B,È., Городный A.Â. Структурно-логические методы повышения надежности запоминающих устройств". N., 1976, с.65-68, рис. 22-25.

2. Патент CIOA У 3422402, кл. 340/173, опублик. 1968 (прототип).

970477

Составитель Т.Зайцева

Редактор A.Âëàñåíêî Техред A.Áàáèíåö

Корректор М.Шароши

Заказ 8398/65 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная, 4