Запоминающее устройство с самоконтролем

 

ОПИСАНИЕ

ИЗОВРЕТЕНИЯ

Союз Советскнк

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено16. 04.81 (21) 3278748/18-24 (5т) М. КЯ. с присоединением заявки N9— (23) ПриоритетG 11 С 29/00

Государственный комитет

СССР по делан изобретений и открытий

Опубликовано 30.1082. Бюллетень М 40

Дата опубликования описания 30.10,82 (531 УДК 681. 32 7 (088.8) Г.К.Алдабаев, Г.И.Белов, Л.В.Дербунови, ° енко, Г.И.Загарий, A.Н.Кокарев и А.A. чинуш

"%<-01 ) .

Ц., ч.,, (72) Авторы изобретения,Специальное конструкторское бюро систем автоматического управления иХарьковский ордена Ленина полйтехн1.чеСкий институт им.В.И.Ленина (71) Заявители (54) ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО С CANOKOHTPOJIEN

Изобретение относится к запоминающим устройствам.

Известно запоминающее устройство с самоконтролем, содержащее накопитель, входы которого через основной дешифратор адреса подключены к одним выходам регистра адреса, а выходы через усилители - ко входам блоков коррекции информации (1 ).

Недостатком этого устройства является низкая надежность °

Наиболее близким к изобретению является запоминающее устройство с самоконтролем, содержащее основной накопитель с адресными и разряднымч 15 шинами, дешифратор адреса, регистр слова, блок коррекции ошибок, блок управления н дополнительный нако..и- . тель с адресными и разрядными шинамн, адресные шины которого и адрес- 20 ный вход блока коррекции ошибок соединены с первым выходом дешифратора адреса, вторые выходы которого соединены с адресными шинами основного накопителя, входы разрядных шин кото- 25 рого соединены с выходом регистра слова н с информационным выходом блока коррекции ошибок, а выходы разрядных шин - с вторым входом регистра слова н с информационным входом бло- 30 ка коррекции ошибок, сигнальные вход и выход которого соединены соответственно с шестым выходом и вторым входом блока управления, причем информационный вход-выход регистра слова является выходом устройства (2).

Недостатками известного устройства являются большая аппаратурная избыточность, обусловленная необходимостью перевода основного накопителя в режим сокращенной емкости, и применение сложной дополнительной аппаратуры (ЦВИ! при появлении хотя бы одной ошибки, кратность которой превышает мсщность корректирующего кода, что приводит к сокращению информационной емкости устройства как минимум на 50% и снижению надежности устройства.

Цель изобретения - повыаеиие надежности и увеличение информационной емкости устройства.

Поставленная цель. достигается тем, что в эапоминакидее устройство с самоконтролем, содержащее основной накопитель, адресные входы и разрядные входы и выходы которого соединены соответственно с выходами основного адресного блока и с выходами и входами основного разрядного блока, пер970480 вый дешифратор, основной регистр слова, блем коррекции ошибок, блок управления, дополнительный накопитель, адресные входы и разрядные входы и выходы которого подключены соответственно K выходам дополнитель- 5 ного адресного блока и к выходам и ,входам дополнительного разрядного блока, причем одни из выходов первого дешифратора подключены ко входам основного адресного блока, а другой выход подключен ко входам дополнительного адресного блока и адресному входу блока коррекции ошибок, управляющие вход и выход которого соединены с первыми выходами и вхоцами бло- 15 ка управления, а информационные вход и выход - с выходами и входами основного разрядного блока и одними из информационных выхоцов и входов основ-. ного регистра слова, другие информационные входы и выходы которого явля- О ются входами и выходами устройства, введены ассоциативный накопитель,формирователь тестовых сигналов, дополнительный регистр слова, шифратор, второй-.дешифратор и регистр адреса, выходы которого соединены со входами первого дешифратора и адресными входами ассоциативного накопителя, управляющий выход которого подключен ко второму входу блока управления, а ин-30 формационныг. входы и выходы соединены соответственно с выходами шифратора и со входами дешифратора, выход которого подключен к первому управляющему входу основного регистра слова, вто- 35 рой управляющий вход которого соединен со вторым выходом блока управления и управляющим входом регистра адреса, один из выходов которого подключен к одному из входов формирова- 40 теля адресных сигналов, другой вход и выход которого соединены с третьими выходом и входом блока управления, четвертый выход которого подключен к управляющему входу дополнительного 45 регистра слова, один из входов и выходов которого соединены с выходами и входами дополнительного разрядного блока, другие вход и выход дополнительного регистра слова подключены соответственно к первому входу схемы сравнения и выходам основного разрядного блока и ко входам основного разрядного блока, второму входу схемы сравнения и выходам формирователя тестовых сигналов, вход которого сое-55 динен с пятым выходом блока управления, шестой выход которого подключен к третьему входу схемы сравнения, выход которой соединен со входом шифратора. 60

На фиг.1 приведено предлагаемое устройство, структурная схема; на фиг.2 и 3 — функциональные схемы блока управления и формирователя адресных сигналов соответственно. 65

Устройство (фиг.1) содержит peFHcTp 1 адреса, первый дешифратор 2, основной адресный блок 3, основной разрядный блок 4, основной накопитель 5, дополнительный адресный блок

6, дополнительный разрядный блок 7, дополнительный накопитель 8, основной 9 и дополнительный 10 регистры слова, блок 11 коррекции ошибок, Формирователь 12 тестовых сигналов, схему 13 сравнения, формирователь 14 адресных сигналов, блок 15 управления, шифратор 16, ассоциативный накопитель 17, второй дешифратор 18.

На фиг.1 обозначены адресные входы 19 и информационные входы и выходы 20. Блок управления содержит (фиг.2) генератор 21 прямоугольных сигналов, первый 22, второй 23 и третий 24 элементы Й, счетчик 25, третий дешифратор 26 и элемент НЕ 27.

На фиг.1 и 2 обозначены .также первый 28, второй 29 и третий 30 входы блока управления, первый 31, второй 32, третий 33, четвертый 34, пятый 35 и шестой 36. выходы блока управления. формирователь адресных сигналов (фиг.3> содержит и-разрядный двоич.ный счетчик 37, блок 38 контроля четности и коммутатор 39.

Счетный и управляющий входы счетчика 37, управляющие входы блока 38 и коммутатора 39 являются входами . формирователя. Выход 40 переполнения счетчика является одним из выходов формирователя, а разрядные выходы счетчика, кроме нулевого, и выход коммутатора являются другими выходами 41 формирователя.

Устройство работает следующим образом.

Основной накопитель 5 при числе отказов, которые устраняются применением блока 11, работает с коррекцией ошибок посредством корректирующих кодов.

В определенный момент времени наступает ситуация, когда мощность корректирующего кода блока 11 оказывается недостаточной для нормального функционирования; основного накопителя 5. При этом блок 11 выдает единичный сигнал на вход 28 .блока 15 управления.

Параллельно с выборкой информации из накопителя 5 и работой блока 11 осуществляется ассоциативный поиск по адресу регистра 1 в ассоциативном накопителе 17. При наличии этого адреса в накопителе 17 на его управляющем выходе Формируется единичный сигнал, который по входу 29 блока 15 (фиг.1 и 2) запрещает последнему переход в режим тестового контроля, а на информационном выходе накопителя

17 в это время формируется код ошибки, который дешифрируется дешифрато970480

30 ром 18 и поступает в регистр 10 для исправления информации в этом регистре. При наличии адреса в накопителе

17 на его управляющем выходе Формируется единичный сигнал, который по входу 29 блока 15 (фиг.1 и 2) запре-., щает последнему переход в режим тестового контроля, а на информационном выходе накопителя 17. в это время Формируется код ошибки, который дешифрируется дешифратором 18 (фиг.1) и 10 поступает в регистр 10 для исправления информации в нем. При отсутствии адреса регистра 1 в накрпителе 17 на его первом выходе Формируется нулевой сигнал, который разрешает переход 15 блоку 15 в режим тестового контроля.

По сигналу от блока 11 на Входе

28 блока 15 последний вырабатывает нулевой сигнал на своем выходе 25 (фиг.1 и 2), которым блокируются ре- 2р гистр 1 и регистр 10. Затем блок 15 подключает выход накопителя 5 ко входам регистра 9 сигналом на выходе

34 и подает разрешающий сигнал по выходу 33 на формирователь 14, сигналы на выходах 41 (фиг.3) которого определяют адрес ячейки основного накопи;теля 5, в котором обнаружена ошибка, при этом старшие разряды дешифратора

2 определяют адрес кристалла накопителя 5, в котором находится данная ячейка. Формирователь 14 генерирует множество адресов ячеек, которые на.ходятся в неисправном кристалле накопителя 5, и по каждому из них информация переписывается с неисправного кристалла накопителя 5 в дополнительный накопитель 8 ° По сигналу с выхо-. да 40 формирователя 14, поступающему на вход 30, блок 15 переводится в режим тестового контроля, по которому 40 блок 15 совместно с формирователем

14 формирователем 12, схемой 13 сравнения, шифратором 16 и ассоциативным накопителем 17 обеспечивает тестовой контроль неисправного кристалла нако- 45 пителя 5.

На первом этапе. тестового контроля ,(таблица) формирователь 14 формирует четные коды множества адресов А1 (00...00, 00.-..11, 11...11). При 50 этом формирователь 12 формирует нулевое тестовое слово (0...0), которое записывается в ячейки накопителя 5, принадлежащее множеству А1.

ПО Окончании первого этапа контроля (по появлению единичного сигнала на выходе 40 формирователя 14 блок

15 переходит ко второму этапу тестового контроля. При этом блок 15 на выходе 33 выдает сигнал на вход фор ирователя 14, вследствие чего пос- . ледний переходит в режим формирования нечетных кодов множества А2 (таблица) адресов (00...01, 00...10, 111. ° 10). Формирователь 12 при этом генерирует единичное тестового слово (11 ° ..11), которое записывается в ячейки; принадлежащее множеству А2.

После появления сигнала на входе 30 блока 15 он переходит к третьему этапу контроля, при котором формирователь 14 генерирует множество адресов

А1, формирователь 12 при этом формирует нулевое тестового слово, которое поступает на второй вход схемы 13 сравнения, а,на ее первый вход подается информация из накопителя 5. По третьему входу на схему 13 сравнения при этом поступает сигнал разрешения сравнения из блока 15.

На выходе схемы 13 сравнения формируется результат контроля неисправного кристалла накопителя 5 в виде вектора ошибки.

При несовпадении кодов слов на первом и втором входах схемы 13 сравнения вектор ошибки поступает на вход шифратора 16, который формирует код.ошибки для данной ячейки и записывает его в функицональную часть ассоциативного накопителя 17. При этом в аргументную часть накопителя

17 записывается код адреса неисправной ячейки с вчходов регистра 1.

Назначение и работу шифратора 16 рассмотрим на следующем примере. Допустим, блок 11 корректирует одну ошибку в слове из и разрядов накопителя 5. Ставится задача увеличить мощность корректирующего кода в два раза, т.е. корректировать две ошибки.

Следовательно, вектор ошибки в этом случае будет содержать Си сочетаний различных кодовых комбинаций. Для уменьшения разрядности ассоциативного накопителя 17 шифратор 16 шифрирует комбинации С кодом разрядностью

log С„, что значительно меньше и н и соответственно уменьшает аппаратур ные затраты на ассоциативный накопитель 17, После появления единичного сигнала на выходе 40 формирователя 14 блок 15 переходит к четвертому этапу контроля, при котором формирователь 14 формирует множество А2 адресов, а формирователь 12 - единичное слово и выполняются операции контроля, аналогичные третьему этапу контроля.

Всего в процессе контроля выполняется восемь таких этапов.

В табяице отражены виды и последовательность этих этапов.

После окончания восьмого этапа появление сигнала на выходе формирователя 14 блок 15 организует перезапись информации из .накопителя & в . основной накопитель 5 по адресам, формируемым формирователем 14.

Затем блок 15 сигналом на выходе

32 организует повторное обращение к накопителю 5 по адресу, установлен-, ному на регистре 1, и ассоциативный

970480

Режим работы основного накопителя

Адреса ячеек основного накопителя 5

Тестовые слова

Номер этапа контроля

Множества адресов

Запись по А1

Нулевое

Запись по А2

Считывание по А1 о

А1 Нулевое

Считывание по А2

Запись по А1

Запись по А2

А2

Нулевое

Считывание по А1

А1

Единичное

Считывание по А2

Нулевое

Формула изобретения поиск в накопителе 17. При обнаружении кода адреса, соответствующего коду адреса регистра 1, в накопителе

17 на его информационных выходах появляется код ошибки, который дешифрируется дешифратором 18 и поступает 5 на регистр 10, т.е. происходит исправление значений дефектных разрядов слова и верное значение информации выдается на выход 20 устройства.

А2 Единичное А2

А2 Единичное А2

А1 . Единичное А1

Запоминающее устройство с самоконтролем, содержащее основной накопитель,. адресные входы и разрядные входы и выходы которого соединены соответственно с выходами основного адресного блока и с выходами и входами основного разрядного блока, первый дешифратор, основной регистр слова, блок коррекции ошибок, блок управления, дополнительный накопитель, адресные входы и разрядные входы и выходы которого подключены соответственно к выходам допслнительного адресного блока и к выходам и входам дополнительного разрядного блока, причем одни из выходов первого дешифратора подключены к входам основного адресногс блока, а другой выход подключен к входам дополнительного адресного блока и адресному входу блока коррек- 65

Технико-экономическое преимущест- 1 во предлагаемого устройства заключа ется в том, что оно позволяет беэ использования внешней ЦВМ увеличивать мощность корректирующего кода, обеспечивая контроль и корректирование информации беэ уменьшения информационной емкости, за счет чего повышаются его надежность и информационная емкость по сравнению с прототипом. ции ошибок, управляющие вход и выход которого соединены с первыми выходом и входом блока управления, а информационные вход и выход — с выходами и входами основного разрядного блока и одними из информационных выходов и входов основного регистра слова, другие информационные входы и выходы которого являются входами и выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и увеличения информационной емкости устройства, в него введены ассоциативный накопитель, формирователь адресных сигналов, схема сравнения, формирователь тестовых сигналов, дополнительный регистр слова, шифратор, второй дешифратор и регистр адреса, .выходы которого соединены с входами первогб дешифратора и адресными входами ассоциативно:о накопителя, управляющий выход которого подключен

970480.

10 к второму входу блока управления, а информационные входы и выходы соединены соответственно с выходами шифратора и с входами дешифратора, выход которого подключен к первому управлякщему входу основного регистра 5 слова, второй управляющий вход которого соединен с вторым выходом блока управления и управляющим входом регистра адреса, одни из выходов которого подключены к одним из входов 10 формирователя адресных сигналов, другой вход и выход которого соединены с третьими выходом и входом блока управления, четвертый выход которого подключен к управляющему входу допол- g нительного регистра слова, одни из входов и выходов которого соединены с выходами и входами дополнительного разрядного блока, другие вход и выход дополнительного регистра слова подключены соответственно к первому входу схемы сравнения и выходам ос« новного разрядного блока и к входам основного. разрядного блока, второму входу схемы сравнения и выходам формирователя тестовых сигналов, вход которого соединен с пятым выходом блока управления", шестой выход которого подключен к третьему входу схемл сравнения, выход которой соединен с входом шифратора.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3562709, кл. 340-146.1, опублик. 1968.

2 ° Авторское свидетельство СССР

У 618799, кл. G 11 С 29/00, 1978 (прототип).

Составитель Т.Зайцева

Редактор Р.Власенко ТехредМ.Гергель Корректор М.Шароши

Заказ 8398/65 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4